[发明专利]半导体器件

摘要

一种半导体器件，包括形成在同一半导体衬底(31)中的间隔沟道IGBT和反并联二极管。IGBT包括基极层(32)和绝缘栅沟槽(GT)，通过该绝缘栅沟槽(GT)将基极层(32)划分成连接于发射电极(E)的体区域(32b)和与发射电极(E)断开的浮置区域(32f)。在IGBT区域的单元区域中形成IGBT，且在二极管区域中形成二极管。IGBT区域的边界区域位于单元区域与二极管区域之间。边界区域中的相邻栅极沟槽(GT)之间的间距(Wx)小于单元区域中的其间设置浮置区域(32f)的相邻栅极沟槽(GT)之间的间距(Wf)。

主权项

1、一种半导体器件，包括：具有第一侧和相对于该第一侧的第二侧的第一导电型半导体衬底(31)；晶体管区域，包含：形成至该衬底(31)的第一侧的表面部分的第二导电型基极层(32)、形成至该基极层(32)的多个绝缘栅沟槽(GT)、形成至该衬底(31)的第二侧的表面部分的第二导电型第一扩散层(33)、以及形成在该衬底(31)的第一侧上的发射电极(E)；和二极管区域，反并联连接于该晶体管区域，且包含：形成至该衬底(31)的第二侧的表面部分的第一导电型第二扩散层(36)，该第二扩散层(36)具有比该衬底(31)高的杂质浓度，其中所述二极管区域包括被重复布置且被组合在一起以形成二极管的多个二极管单元，其中所述晶体管区域包括单元区域和位于所述单元区域与所述二极管区域之间的边界区域，其中在所述单元区域中，通过所述多个绝缘栅沟槽(GT)将所述基极层(32)划分成多个体区域(32b)和多个浮置区域(32f)，将所述体和浮置区域(32b、32f)交替布置，每一个体区域(32b)连接到所述发射电极(E)，每一个浮置区域(32f)与所述发射电极(E)断开，其中所述单元区域包括被重复布置且被组合在一起以形成间隔沟道绝缘栅双极晶体管的多个间隔沟道绝缘栅双极晶体管单元，每一个晶体管单元具有所述多个体区域(32b)中的相应的一个和所述多个浮置区域(32f)中的相应的一个，其中在所述边界区域中，通过所述多个绝缘栅沟槽(GT)将所述基极层(32)划分成多个被划分的区域，且其中所述边界区域中的相邻绝缘栅沟槽(GT)之间的第一间隔(Wx)小于所述单元区域中的其间设置了每一个浮置区域(32f)的相邻绝缘栅沟槽(GT)之间的第二间距(Wf)。