[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

具有第一侧和相对于该第一侧的第二侧的第一导电型半导体衬底(31)；

晶体管区域，包含：形成至该衬底(31)的第一侧的表面部分的第二导电型基极层(32)、形成至该基极层(32)的多个绝缘栅沟槽(GT)、形成至该衬底(31)的第二侧的表面部分的第二导电型第一扩散层(33)、以及形成在该衬底(31)的第一侧上的发射电极；和

二极管区域，反并联连接于该晶体管区域，且包含：形成至该衬底(31)的第二侧的表面部分的第一导电型第二扩散层(36)，该第二扩散层(36)具有比该衬底(31)高的杂质浓度，

其中所述二极管区域包括被重复布置且被组合在一起以形成二极管的多个二极管单元，

其中所述晶体管区域包括单元区域和位于所述单元区域与所述二极管区域之间的边界区域，

其中在所述单元区域中，通过所述多个绝缘栅沟槽(GT)将所述基极层(32)划分成多个体区域(32b)和多个浮置区域(32f)，将所述体和浮置区域(32b、32f)交替布置，每一个体区域(32b)连接到所述发射电极，每一个浮置区域(32f)与所述发射电极断开，

其中所述单元区域包括被重复布置且被组合在一起以形成间隔沟道绝缘栅双极晶体管的多个间隔沟道绝缘栅双极晶体管单元，每一个晶体管单元具有所述多个体区域(32b)中的相应的一个和所述多个浮置区域(32f)中的相应的一个，

其中在所述边界区域中，通过所述多个绝缘栅沟槽(GT)将所述基极层(32)划分成多个被划分的区域，且

其中所述边界区域中的相邻绝缘栅沟槽(GT)之间的第一间距(Wx)小于所述单元区域中的其间设置了每一个浮置区域(32f)的相邻绝缘栅沟槽(GT)之间的第二间距(Wf)。

2.根据权利要求1所述的半导体器件，

其中所述第一间距(Wx)等于所述单元区域中的其间设置了每一个体区域(32b)的相邻绝缘栅沟槽之间的第三间距(Wb)。

3.根据权利要求1所述的半导体器件，

其中所述第一间距(Wx)朝向所述二极管区域变窄。

4.根据权利要求1所述的半导体器件，

其中所述边界区域中的多个被划分的区域中的每一个连接到所述发射电极。

5.根据权利要求1所述的半导体器件，

其中所述边界区域中的所述多个被划分的区域包括多个第一被划分的区域和多个第二被划分的区域，所述第一和第二被划分的区域交替布置，每一个第一被划分的区域连接到所述发射电极，每一个第二被划分的区域与所述发射电极断开，且

其中所述边界区域中的其间设置了每个第二被划分的区域的相邻绝缘栅沟槽(GT)之间的第一间距(Wx)朝向所述二极管区域变窄。

6.根据权利要求1所述的半导体器件，

其中所述边界区域中的每一个绝缘栅沟槽(GT)的深度(d2)等于所述单元区域中的每一个绝缘栅沟槽(GT)的深度(d1)。

7.根据权利要求1所述的半导体器件，

其中所述边界区域中的每一个绝缘栅沟槽(GT2)的深度(d2)小于所述单元区域中的每一个绝缘栅沟槽(GT)的深度(d1)。

8.根据权利要求1所述的半导体器件，

其中所述二极管区域包括至少一个具有与所述单元区域中的每一个绝缘栅沟槽(GT)相同的深度和横截面结构的绝缘沟槽(ZT)。

9.根据权利要求8所述的半导体器件，

其中至少一个绝缘沟槽(ZT)包括被重复布置的多个绝缘沟槽(ZT)。

10.根据权利要求1所述的半导体器件，

其中所述基极层(32)从所述晶体管区域延伸到所述二极管区域中，且

其中所述二极管区域包括多个绝缘栅沟槽(GT3)，每一个具有与所述单元区域中的每一个绝缘栅沟槽(GT)相同的深度和横截面结构。

11.根据权利要求10所述的半导体器件，

其中所述二极管区域具有与所述半导体衬底(31)的第一侧面上的所述单元区域相同的横截面结构。

12.根据权利要求10所述的半导体器件，

其中所述二极管区域中的所述多个绝缘栅沟槽(GT3)与所述晶体管区域中的所述多个绝缘栅沟槽(GT)并联连接。