[发明专利]用于微处理器的可配置高速缓冲存储器有效
| 申请号： | 200780046103.X | 申请日： | 2007-12-12 |
| 公开（公告）号： | CN101558390A | 公开（公告）日： | 2009-10-14 |
| 发明（设计）人： | 罗德尼·J·佩萨文托;格雷格·D·拉赫蒂;约瑟夫·W·特里斯 | 申请（专利权）人： | 密克罗奇普技术公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 王允方 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于中央处理单元的高速缓冲存储器模块，其具有与存储器耦合的高速缓冲存储器控制单元以及与所述控制单元及所述存储器耦合的高速缓存存储器，其中所述高速缓存存储器具有多个高速缓冲存储器线，所述多个高速缓冲存储器线中的至少一个高速缓冲存储器线具有地址标记位字段及用于存储待顺序发布的指令的相关联存储区域以及至少一个控制位字段，其中所述控制位字段与所述地址标记位字段耦合以屏蔽所述地址标记位字段中预定义数目的位。 | ||
| 搜索关键词： | 用于 微处理器 配置 高速 缓冲存储器 | ||
【主权项】：
1.一种用于中央处理单元的高速缓冲存储器模块，其包含：与存储器耦合的高速缓冲存储器控制单元，与所述控制单元及所述存储器耦合的高速缓存存储器，其中所述高速缓存存储器包含多个高速缓冲存储器线，所述多个高速缓冲存储器线中的至少一个高速缓冲存储器线包含地址标记位字段及用于存储待顺序发布的指令的相关联存储区域以及至少一个控制位字段，其中所述控制位字段与所述地址标记位字段耦合以屏蔽所述地址标记位字段中预定义数目的位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司，未经密克罗奇普技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780046103.X/，转载请声明来源钻瓜专利网。
- 上一篇：抗蚀剂下层膜形成用组合物及图案形成方法
- 下一篇：用于RF线圈的电源
