[发明专利]用于微处理器的可配置高速缓冲存储器

权利要求书

1.一种用于中央处理单元的高速缓冲存储器模块，其包含：

与存储器耦合的高速缓冲存储器控制单元，

与所述控制单元及所述存储器耦合的高速缓存存储器，其中所述高速缓存存储器 包含多个高速缓冲存储器线，所述多个高速缓冲存储器线中的至少一个高速缓冲存 储器线包含地址标记位字段及用于存储待顺序发布的多个指令的相关联存储区域 以及至少一个控制位字段，其中所述控制位字段与所述地址标记位字段耦合以屏蔽 所述地址标记位字段中预定义数目的位。

2.根据权利要求1所述的高速缓冲存储器模块，其中所述至少一个高速缓冲存储器线 进一步包含用于锁定相关联的高速缓冲存储器线的至少一个锁定位。

3.根据权利要求1所述的高速缓冲存储器模块，其中多个高速缓冲存储器线的每一高 速缓冲存储器线包含用于锁定相关联的所述每一高速缓冲存储器线的至少一个锁 定位。

4.根据权利要求3所述的高速缓冲存储器模块，其中多个高速缓冲存储器线的每一高 速缓冲存储器线进一步包含用于自动锁定相关联的所述每一高速缓冲存储器线的 至少一个分支跟踪位，其中在来自待顺序发布的所述多个指令中的-指令是预定义 分支指令、且在所述分支跟踪位被设定的情况下，所述锁定位在所述相关联存储区 域中的所述预定义分支指令已被发布的情况下被自动设定。

5.根据权利要求1所述的高速缓冲存储器模块，其中多个高速缓冲存储器线的每一高 速缓冲存储器线进一步包含用于指示相关联的所述每一高速缓冲存储器线的有效 性控制位。

6.根据权利要求1所述的高速缓冲存储器模块，其中每一高速缓冲存储器线进一步包 含用于指示所述高速缓冲存储器线是用作指令高速缓冲存储器线还是数据高速缓 冲存储器线的类型控制位。

7.根据权利要求1所述的高速缓冲存储器模块，其进一步包含耦合在所述存储器及所 述高速缓存存储器之间的预取单元，其中所述预取单元可操作以将来自所述存储器 的另外的指令加载到另一高速缓冲存储器线中，其中所述另外的指令相继于当前从 所述至少一个高速缓冲存储器线顺序发布的指令。

8.根据权利要求1所述的高速缓冲存储器模块，其中最近最少使用的算法用以确定哪 个高速缓冲存储器线将被盖写。

9.一种操作用于中央处理单元的具有多个高速缓冲存储器线的高速缓冲存储器的方 法，所述方法包含以下步骤：

将多个顺序指令存储在所述高速缓冲存储器的一高速缓冲存储器线内且将所述 顺序指令的相关联起始地址存储在所述高速缓冲存储器线的相关联地址标记位字 段中；

将屏蔽存储在所述高速缓冲存储器线的屏蔽位字段中；

接收指令地址请求；

将所述指令地址请求与通过用所述屏蔽位字段屏蔽所述相关联地址标记位字段 而产生的部分地址进行比较，以产生命中或未命中信号；

如果已产生命中信号，那么从所述高速缓冲存储器线存取指令。

10.根据权利要求9所述的方法，其中由中断或由俘获指令产生所述指令地址请求。

11.根据权利要求10所述的方法，其中所述中断或俘获指令产生由基本地址及偏移地 址构成的地址，其中所述偏移地址分别由中断优先级或由俘获数目产生。

12.根据权利要求9所述的方法，其进一步包含锁定所述高速缓冲存储器线的步骤。

13.根据权利要求9所述的方法，其进一步包含：

将另外多个顺序指令存储在所述高速缓冲存储器的另一高速缓冲存储器线内；

为所述另一高速缓冲存储器线设定分支跟踪功能；

执行从所述另一高速缓冲存储器线提取的指令；

在调用子例程后即刻自动锁定所述另一高速缓冲存储器线；

其中所述另外多个顺序指令相继于所述多个顺序指令。

14.根据权利要求13所述的方法，其进一步包含在从所述子例程返回后即刻为所述另 一高速缓冲存储器线复位所述分支跟踪功能的步骤。