[发明专利]叠层型电子元件及其制造方法有效
| 申请号： | 200780000955.5 | 申请日： | 2007-02-14 |
| 公开（公告）号： | CN101346786A | 公开（公告）日： | 2009-01-14 |
| 发明（设计）人： | 元木章博;小川诚;国司多通夫;西川润;高野良比古;黑田茂之 | 申请（专利权）人： | 株式会社村田制作所 |
| 主分类号： | H01G4/12 | 分类号： | H01G4/12;H01G4/30 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在叠层体的规定面上，在通过对多个内部电极各端部的露出处直接实施电镀而形成外部电极时，电镀液会浸入绝缘体层与内部电极之间的界面的间隙，这样得到的叠层型电子元件往往会导致构造缺陷，可靠性低下。本发明的方法是：在内部电极(3)的各端部露出的端面(6)上赋以疏水处理剂(15)，使其填充在绝缘体层(2)与内部电极(3)间的界面的间隙(14)中。其后，经过研磨，使内部电极(3)充分地从端面(6)上露出，并且除去多余的疏水处理剂，之后在端面(6)上直接形成电镀膜。 | ||
| 搜索关键词： | 叠层型 电子元件 及其 制造 方法 | ||
【主权项】：
1.一种叠层型电子元件的制造方法，包括：准备叠层体的工序，其中该层叠体含有层叠的多个绝缘体层和沿所述绝缘体层间的界面形成的多个内部电极，且所述内部电极的各端部在规定面上露出；和按照使露出于所述叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式，在所述叠层体的所述规定面上形成外部电极的工序，在形成所述外部电极的工序前，还包括对所述叠层体的至少露出所述内部电极的端部的所述规定面赋以疏水处理剂的工序，形成所述外部端子电极的工序包括：在赋予了所述疏水处理剂的所述叠层体的、露出所述内部电极的端部的所述规定面上，直接形成镀膜的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所，未经株式会社村田制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780000955.5/，转载请声明来源钻瓜专利网。
