[发明专利]叠层型电子元件及其制造方法

说明书

技术领域

本发明涉及叠层型电子元件及其制造方法。特别涉及外部电极是在叠层体的外表面上直接通过电镀形成的叠层型电子元件及其制造方法。

背景技术

如图4所示，以叠层陶瓷电容器为代表的叠层型电子元件101一般包括例如叠层体105，其包含：由例如陶瓷电介质组成的叠层的多个绝缘体层102、和沿绝缘体层102之间的界面形成的多个层状内部电极103和104。在叠层体105的一方及另一方端面106和107上，分别有多个内部电极103和多个内部电极104的各端部露出，分别将这些内部电极103的各端部和内部电极104的各端部相互电连接，外部电极108和109就会形成。

在形成外部电极108和109时，一般首先通过将含有金属成分和玻璃成分的金属膏涂布在叠层体105的端面106和107，然后烘烤，从而形成膏电极层110。然后在膏电极层110上形成以例如Ni为主要成分的第1镀层111，进而再在其上形成例如以Sn为主要成分的第2镀层112。也就是说，外部电极108和109分别是由膏电极层110、第1镀层111和第2镀层112的3层结构组成。

当用焊料在基板上安装叠层型电子元件101时，要求外部电极108和109要与焊料有良好的浸润性。同时要求，外部电极108能使处于相互电绝缘状态下的多个内部电极103相互电连接，且外部电极109能使处于相互电绝缘状态下的多个内部电极104相互电连接。对于确保焊料的浸润性，上述第2镀层112实现了这一功能；对于相互电连接内部电极103和104，膏电极层110实现了这一功能。第1镀层111在焊料焊接时起到防止熔食的作用。

然而，膏电极层110的厚度很大，有几十μm～几百μm。因此，为了将该叠层型电子元件101的尺寸控制在一定规格值，无奈需要减少用来确保静电电容的有效体积，以确保该膏电极层110的体积。另一方面，由于镀层111和112的厚度为几μm左右，所以如果仅用第1镀层111和第2镀层112就可以构成外部电极108和109的话，那用来确保静电电容的有效体积就会被更多地确保。

例如，特开2004-146401号公报(专利文献1)公开了以下方法：将导电膏涂布在叠层体端面的至少内部电极沿叠层方向的楞部，使其与内部电极引出部接触，通过烘烤或热固化该导电膏形成导电膜，然后再在叠层体端面上实施电解电镀，形成电解电镀膜，使其与上述楞部的导电膜相接。由此，可以减少外部电极端面上的厚度。

此外，特开昭63-169014号公报(专利文献2)还公开了以下方法：对叠层体内部电极露出的整个侧壁面，按照露在侧壁面上的内部电极短路的方式，通过无电解电镀析出导电金属膜。

但是，专利文献1和2记载的外部电极的形成方法，有时会由于在内部电极露出的端部上直接电镀，导致沿内部电极与绝缘体层间的界面浸入叠层体中的电镀液，侵蚀构成绝缘体层的陶瓷和内部电极，造成构造缺陷。并且，由此产生叠层型电子元件耐湿负载特性恶化等可靠性欠佳的情况。

专利文献1：特开2004-146401号公报

专利文献2：特开昭63-169014号公报

发明内容

本发明就是鉴于上述问题点提出的，目的在于提供一种叠层型电子元件的制造方法，仅用电镀析出物实质形成叠层型电子元件的外部电极，就可以使有效体积率创优，不仅如此，还能够无构造缺陷，使可靠性创优。

本发明的另一目的在于，提供一种根据上述制造方法制造的叠层型电子元件。

本发明首先提出一种叠层型电子元件的制造方法，包括：准备叠层体的工序，其中该层叠体含有层叠的多个绝缘体层和沿绝缘体层间的界面形成的多个内部电极，且内部电极的各端部在规定面上露出；和按照使露出于叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式，在叠层体的规定面上形成外部电极的工序。

为了解决上述的技术问题，本发明的叠层型电子元件的制造方法的特征在于，在形成外部电极的工序前，还包括：对叠层体的至少露出多个内部电极的端部的所述规定面赋以疏水处理剂的工序，形成外部端子电极的工序包括：在赋予了疏水处理剂的叠层体的、露出多个内部电极端部的所述规定面上，直接形成镀膜的工序。这里，为形成镀膜，可以使用电解电镀和无电解电镀的任何一种。

本发明的叠层型电子元件的制造方法，优选在赋以疏水处理剂的工序之后，在形成外部电极的工序之前，还包含：使用研磨剂，对叠层体的、露出内部电极端部的规定面进行研磨的工序。