[发明专利]非易失性半导体存储装置的擦除电路

摘要

提供一种非易失性半导体存储装置，在以存储单元块为单位的擦除处理中不使擦除处理的控制复杂化并且不设置使各存储单元块电绝缘的边界区域就能抑制芯片面积。在形成在第一导电型半导体衬底上的第二导电型的阱区域内，在行方向和列方向上矩阵状地排列存储单元，将同一行的存储单元的控制栅极连接到分别公共字线，而形成存储单元阵列，将存储单元阵列分割成包含多个字线而构成的多个存储单元块，以存储单元块为单位进行擦除处理，其中，对所述阱区域施加擦除用正电压，对擦除对象块内的全部字线施加相同的擦除用负电压，对包含在除了擦除对象块以外的存储单元块中的全部存储单元的控制栅极施加擦除用正电压，进行擦除处理。

主权项

1.一种非易失性半导体存储装置，其中，存储单元阵列形成于在第一导电型半导体衬底上所形成的与所述第一导电型不同的第二导电型的阱区域内，该存储单元阵列具有多个层叠有可积累电荷的电荷积累层和控制栅极的可电改写的MOS晶体管结构的存储单元，所述存储单元阵列构成为，在行方向和列方向上矩阵状地排列所述存储单元，将同一行的所述存储单元的控制栅极分别连接到公共字线，将同一列的所述存储单元的漏极连接到公共位线，将至少同一列或同一行的所述存储单元的源极连接到公共的接地线，并且，被分割成包含多个字线而构成的多个存储单元块，对所述阱区域施加擦除用正电压，对于所述多个存储单元块内的擦除对象块，对包含在所述擦除对象块内的全部字线施加相同的擦除用负电压，对除了所述擦除对象块以外的所述存储单元块中包含的全部的所述存储单元的控制栅极施加所述擦除用正电压，按照每个所述存储单元块进行擦除处理。