[发明专利]非易失性半导体存储装置的擦除电路

权利要求书

1.一种非易失性半导体存储装置，其中，

存储单元阵列形成于在第一导电型半导体衬底上所形成的与所述第一导电型不同的第二导电型的阱区域内，该存储单元阵列具有多个层叠有可积累电荷的电荷积累层和控制栅极的可电改写的MOS晶体管结构的存储单元，

所述存储单元阵列构成为，在行方向和列方向上矩阵状地排列所述存储单元，将同一行的所述存储单元的控制栅极分别连接到公共字线，将同一列的所述存储单元的漏极连接到公共位线，将至少同一列或同一行的所述存储单元的源极连接到公共的接地线，并且，被分割成包含多个字线而构成的多个存储单元块，

对所述阱区域施加擦除用正电压，

对于所述多个存储单元块内的擦除对象块，对包含在所述擦除对象块内的全部字线施加相同的擦除用负电压，

对除了所述擦除对象块以外的所述存储单元块中包含的全部的所述存储单元的控制栅极施加所述擦除用正电压，按照每个所述存储单元块进行擦除处理。

2.根据权利要求1的非易失性半导体存储装置，其特征在于，

具有多个在公共的所述阱区域内形成有多个所述存储单元块的存储单元块组，所述存储单元块组的所述阱区域分别与邻接的所述存储单元块组的所述阱区域电隔离，

在包含所述擦除对象块的选择存储单元块组中，对所述阱区域施加所述擦除用正电压，对包含在所述擦除对象块内的全部字线施加相同的所述擦除用负电压，对除了所述擦除对象块以外的所述存储单元块中包含的全部字线施加所述擦除用正电压，

在不包含所述擦除对象块的非选择存储单元块组中，对所述阱区域施加预定的基准电压，对包含在全部的所述存储单元块中的全部字线施加所述基准电压或使其成为浮动状态，

执行针对所述选择存储单元块组的所述擦除对象块的所述擦除处理。

3.根据权利要求2的非易失性半导体存储装置，其特征在于，

具有：行解码器，以按照每个所述存储单元块在所述擦除处理中能够以所述存储单元块为单位对施加到所述存储单元块的字线上的电压进行切换的方式构成；电压供应源，按照每个所述存储单元块组的所述存储单元块设置，切换所述基准电压或所述擦除用正电压并共同地提供给各所述存储单元块组的一个所述存储单元块的所述行解码器，

在所述存储单元块组间共同地进行电压提供的所述存储单元块的任何一个中包含所述擦除对象块的情况下，各个所述电压供应源输出所述基准电压，在不包含所述擦除对象块的情况下，输出所述擦除用正电压。