[发明专利]半导体集成电路及其制造方法有效

专利信息
申请号: 200710169399.6 申请日: 2007-11-26
公开(公告)号: CN101221921A 公开(公告)日: 2008-07-16
发明(设计)人: 吴仓聚;章勋明;梁明中;蔡信谊 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L21/311;H01L23/522
代理公司: 隆天国际知识产权代理有限公司 代理人: 陈晨
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体集成电路的制造方法。首先,形成低介电常数层于半导体基底上,并形成介电覆盖层于低介电常数层上。以等离子体蚀刻进行第一蚀刻程序,形成第一开口于介电覆盖层且形成第二开口于低介电常数层中,其中第一开口与该第二开口的宽度大抵等于第一尺寸。之后,以等离子体蚀刻或非等离子体蚀刻进行第二蚀刻程序,蚀刻第二开口的侧壁,使得第二开口的宽度大于第一尺寸。本发明能够以维持材料的低介电常数的方式来形成内连线结构。
搜索关键词: 半导体 集成电路 及其 制造 方法
【主权项】:
1.一种半导体集成电路的制造方法,包括下列步骤:形成低介电常数层于半导体基底上;形成介电覆盖层于该低介电常数层上;以等离子体蚀刻进行第一蚀刻程序,形成第一开口于该介电覆盖层且形成第二开口于该低介电常数层中,其中该第一开口与该第二开口的宽度大抵等于第一尺寸;以及以等离子体蚀刻或非等离子体蚀刻进行第二蚀刻程序,蚀刻该第二开口的侧壁,使得该第二开口的宽度大于该第一尺寸。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710169399.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top