[发明专利]于多模处理器中以串行位决定指令长度的装置及方法

摘要

一种在多模处理器中以串行位决定指令长度的装置及方法。当指令长度判断逻辑判断指令撷取装置撷取的N位数据的串行位不为预定值时，判定N位数据为完整指令，指令串行装置输出N位数据，否则保留N位数据，且指令撷取装置撷取下一个N位数据；当指令长度判断逻辑判断下一个N位数据的串行位为预定值时，判定N位数据与下一个N位组成完整指令，指令串行装置将N位数据与下一个N位串行并输出，否则保留下一个N位数据，再撷取下一个N位数据，直至指令长度判断逻辑判断撷取的N位数据的串行位为预定值时，判定最后撷取的N位数据与先前保留的所有N位数据组成完整指令，指令串行装置将最后撷取的N位数据与先前保留的所有N位数据串行并输出。

主权项

1.一种于多模处理器中利用串行位决定指令长度的装置，使该多模处理器可于m×N位模式下执行m×N位指令，m、N为大于或等于1的整数，该m×N位指令由m个N位数据所组成，每一该N位数据包含至少一串行位，该指令长度决定装置包含：指令输入装置，具有存储空间，用以供储存多个N位数据；指令撷取装置，用以由该指令输入装置撷取前述N位数据；指令长度判断逻辑，其依据所撷取的前述N位数据的串行位是否为预定值，用以判断指令长度；以及指令串行装置，依据该指令长度判断逻辑的输出，进而选择性地将所撷取的该些N位数据串行并输出；其中，当指令长度判断逻辑判断指令撷取装置所撷取的前述N位数据的串行位不为该预定值时，判定该N位数据为完整指令，该指令串行装置输出该N位数据，否则，保留该N位数据，且该指令撷取装置再撷取下一个N位数据；当该指令长度判断逻辑判断该下一个N位数据的串行位为该预定值时，判定该N位数据与该下一个N位组成完整指令，该指令串行装置将该N位数据与该下一个N位串行并输出，否则，保留该下一个N位数据，再撷取下一个N位数据，直至该指令长度判断逻辑判断所撷取的前述N位数据的串行位为该预定值时，将最后所撷取的前述N位数据与先前所有保留的该些N位数据判定为完整指令，该指令串行装置将最后所撷取的前述N位数据与先前所有保留的该些N位数据串行并输出。