[发明专利]于多模处理器中以串行位决定指令长度的装置及方法

说明书

技术领域

本发明涉及处理器的技术领域，尤指一种于多模处理器中以串行位决定指令长度的装置及方法。

背景技术

一般多模处理器具有2N位及N位的指令模式，并在此两种模式切换执行，以节省程序码储存所需的空间。

在已知的专利文献中，美国专利7,149,879号公告案利用同位位来进行上述切换，每一N位字组包含P位的同位位及(N-P)位的指令，当所撷取的2N位字组表示一偶同位时，其2N位字组视为2个(N-P)位的指令，反之，当所撷取的2N位字组表示一奇同位时，其2N位字组视为单一的2(N-P)位的指令。

美国专利5,758,115号公告案是以程序计数器(Program Counter，PC)中的T位决定该处理器执行于X位或Y位指令模式，并利用分枝(Branch)指令来切换程序计数器中T位的值。美国专利6,209,079号公告案利用特定位辨别所撷取的2N位字组为二个N位指令或一个2N位指令。

然而，现有技术在数据架构确认后，很难再延长数据的长度，并且于存放数据时，需对齐单一宽度以方便辨识，如此将造成长度不同的数据无法交错存放，使数据存放密度难以提升，增加编译器的复杂度，因此程序码储存空间无法获得最佳化。

发明内容

本发明的目的是提供一种以串行位决定指令长度的装置及方法，以于多模指令的处理器中决定指令长度。

本发明的主要目的是提供一种于多模处理器中以串行位决定指令长度的装置，从而能于m×N位模式执行m×N位指令，m、N为大于或等于1的整数，m×N位指令由m个N位数据所组成，每一N位数据包含至少一串行位，此指令长度决定装置包含指令输入装置、指令撷取装置、指令长度判断逻辑及指令串行装置，其中，指令输入装置包含储存指令或数据的存储空间，以供储存多个N位数据；指令撷取装置用以由指令输入装置撷取N位数据；指令长度判断逻辑依据指令撷取装置所撷取的N位数据的串行位是否为一预定值，判断指令长度；以及指令串行装置依据指令长度判断逻辑的判断，进而选择性地将所撷取的连续整数个N位数据串行并输出；

其中，当指令长度判断逻辑判断指令撷取装置撷取的N位数据的串行位不为预定值时，将N位数据判定为一完整指令，指令串行装置输出N位数据，否则，保留N位数据，且指令撷取装置撷取下一个N位数据；当指令长度判断逻辑判断下一个N位数据的串行位为预定值时，判定N位数据与下一个N位组成一完整指令，指令串行装置将N位数据与下一个N位串行并输出，否则，保留下一个N位数据，再撷取下一个N位数据，直至指令长度判断逻辑判断撷取的N位数据的串行位为预定值时，判定最后撷取的N位数据与先前保留的所有N位数据组成一完整指令，指令串行装置将最后撷取的N位数据与先前保留的所有N位数据串行并输出。

依照本发明的优选实施例所述指令长度决定装置，上述的N值为16，串行位预设值为1’b1。

依照本发明的优选实施例所述指令长度决定装置，上述的串行位位于该N位数据中的特定位置。

依照本发明的优选实施例所述指令长度决定装置，上述的串行位的位数为大于或等于1的整数。

本发明的另一目的是提供一种于多模处理器中以串行位决定指令长度的方法，处理器可于m×N位模式执行m×N位指令，m、N为大于或等于1的整数，多模处理器具有一可变长度指令集，其提供不同长度的m×N位指令，m×N位指令由m个N位数据所组成，每一个N位数据包含至少一串行位，方法包括以下步骤：

(A)撷取一个N位数据；(B)判断撷取的N位数据的串行位是否为一预定值，否则，判定撷取的N位数据为一完整1×N位指令，若是，则执行步骤(C)；(C)保留撷取的N位数据，并撷取下一个N位数据；(D)判断撷取的下一个N位数据的串行位是否为预定值，若否，执行步骤(C)，若是，则执行步骤(E)；以及(E)判定最后撷取的N位数据与先前保留的所有N位数据串行组成一完整的m×N位指令。

依照本发明的优选实施例所述方法，上述的N值为16，串行位预设值为1位的1。

依照本发明的优选实施例所述方法，上述的串行位位于N位数据中的任一特定位置。

依照本发明的优选实施例所述方法，上述的串行位的位数为大于或等于1。

附图说明

图1是本发明一优选实施例的于多模处理器中以串行位决定指令长度的装置示意图。

图2是本发明一优选实施例的于多模处理器中以串行位决定指令长度的方法流程图。

图3A至3E是本发明一优选实施例的于多模处理器中以串行位决定指令长度的指令串行范例。

具体实施方式