[发明专利]半导体存储器、控制器和半导体存储器操作方法有效
| 申请号： | 200710086711.5 | 申请日： | 2007-03-06 |
| 公开（公告）号： | CN101105972A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 神田达哉;佐藤光德 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;G11C7/10;G11C8/04;G11C29/24;G11C7/22 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 赵淑萍 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 为了即使当数据掩蔽信号中的比特数目较大时也能在不增加外部端子的数目的情况下执行数据信号的掩蔽控制，地址输入电路同步于时钟信号的跳变沿，顺序接收提供到地址端子的第一地址信号、第二地址信号和第一数据掩蔽信号。即，第一数据掩蔽信号被提供到地址端子的定时是不同于第一和第二地址信号被接收的定时的。第一地址信号、第二地址信号和第一数据掩蔽信号例如被从访问半导体存储器的控制器输出。数据输入/输出电路经由数据端子输入/输出数据，并且根据第一数据掩蔽信号的逻辑掩蔽去往存储单元的写数据和来自存储单元的读数据中的至少任何一个。 | ||
| 搜索关键词： | 半导体 存储器 控制器 操作方法 | ||
【主权项】：
1.一种半导体存储器，包括：存储单元阵列，其具有存储单元，以及连接到所述存储单元的字线和位线；地址输入电路，其同步于时钟信号的跳变沿，顺序地接收提供到地址端子的第一地址信号、第二地址信号和第一数据掩蔽信号；以及数据输入/输出电路，其经由数据端子输入/输出数据，并且根据所述第一数据掩蔽信号的逻辑，掩蔽去往所述存储单元的写数据和来自所述存储单元的读数据中的至少任何一个。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710086711.5/，转载请声明来源钻瓜专利网。
