[发明专利]三维集成电容结构有效
| 申请号： | 200680053396.X | 申请日： | 2006-11-02 |
| 公开（公告）号： | CN101390211A | 公开（公告）日： | 2009-03-18 |
| 发明（设计）人： | R·L·佩蒂特 | 申请（专利权）人： | 模拟设备股份有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 李 玲 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种三维集成电容结构包括至少两种“晶胞”在所述IC的相应层上的阵列，每一晶胞包括一中心导体以及一包围该中心导体的导电环。每一阵列包括多个以一预定间距铺在一给定的IC层上的晶胞。所述阵列垂直配置，以致于相邻的垂直阵列在x和y二个维度上为一所述晶胞的间距的一预定比值-最好为1/2-偏移。配置与所述阵列互相连接的通路，以致于使每一中心导体以紧接所述中心导体的上、下与阵列的一导电环连接，并且以致于使每一导电环以紧接所述导电环的上、下与阵列的一中心导体连接。 | ||
| 搜索关键词： | 三维 集成 电容 结构 | ||
【主权项】：
1. 一种供一集成电路(IC)之用的集成电容结构，其包括：至少两种晶胞在所述IC的相应层上的阵列，每一晶胞包括：一中心导体；以及一包围所述中心导体的导电环，其中所述中心导体以及所述导电环均在所述IC的同一层上构成；所述每一阵列包括多个以一预定间距铺在一给定的所述层上的晶胞；所述阵列垂直配置，以致于相邻的垂直阵列在x和y二个维度上为一所述晶胞的间距的一预定比值偏移；以及配置与所述阵列互相连接的通路，以致于使每一中心导体以紧接所述中心导体的上、下与阵列的一导电环连接，并且以致于使每一导电环以紧接所述导电环的上、下与阵列的一中心导体连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于模拟设备股份有限公司，未经模拟设备股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680053396.X/，转载请声明来源钻瓜专利网。
- 上一篇：高效发光二极管
- 下一篇：用于打印头的栅耦合电可编程只读存储器单元
