[发明专利]具有约束d=1,r=2的、具有奇偶互补字分配的码的编码器和编码方法

摘要

目前已知的d＝1码具有长的列，包括连续的2T游程和总体高频率出现的最短的2T游程，这降低了比特检测器的性能。通过使用MTR约束为2的码，实现比特检测器的改进。提供以系统方式构建的码，提供MTR约束2。公开了这种码的变形，其中使用一个子码，将编码状态划分成编码类以及将码字划分成码字类型。然后，对于给定子码，可以将类型t的码字与下一子码的码字级联，如果所述下一子码的所述后继码字属于索引为T_max+1t的编码类的编码状态之一的话。在根据本发明的码中，总体码具有这样的特性，对于DC控制比特的两个值中的每一个(是给定用户字的一部分)，从有限状态机的任何可能状态开始从相同的消息比特序列编码的各个信道比特序列，将具有对于从开始状态一直到两个编码器路径合并处的状态产生的序列相反的奇偶。对于编码器路径不合并的情况，则没有这样的约束。最后，公开了具有下列特性的新的d＝1，k＝10滑动块可译码RLL码：(i)它具有r＝2约束，这是与速率R＝2/3相兼容的最低MTR值；(ii)由于它的紧2到3映射，它允许实际SISO－RLL译码；和(iii)该新码使用用于DC控制的奇偶互补字分配(PCWA)。

主权项

1.一种借助总体信道码将用户比特流转换成编码比特流的方法，包括以下步骤：将M比特信息字转换成N比特码字；通过将S个子码按循环重复的顺序、以预定重复周期级联，来实现所述总体信道码，其中每个子码接收mi比特信息字，其中mi是被转换成ni比特码字的每个子码所特有的整数，其中ni是每个子码所特有的整数，并且其中对于每个子码，所述特有的整数ni大于所述特有的整数mi，使得所述重复周期内的所有子码的mi数字之和等于M，并且所述重复周期内的所有子码的ni数字之和等于N，以及对于每个子码，将其ni比特码字划分成Tmax个不同的码字类型，并且将其ni比特码字排列到编码状态的Tmax个编码类中，使得对于给定的子码，类型t的ni比特码字可以被级联到码字的级联集合中，其中t是1和Tmax之间的整数，用下一子码的ni+1比特码字实现产生所述编码比特流的所述总体信道码的所述N比特码字，如果所述下一子码的所述后继码字属于索引Tmax+1-t的编码类的其中一个编码状态的话，以及：产生输出信息序列包括以下步骤：-通过将第一DC控制比特以预定间隔插入输入信息序列中，产生第一输出信息序列，-通过将不同于第一DC控制比特的第二DC控制比特以所述预定间隔插入输入信息序列中，产生第二输出信息序列，所述产生输出信息序列的步骤后面跟着：通过所述总体信道码实现的第一码转换步骤，包括：-根据所述总体码，通过执行对由信息序列产生装置产生的所述第一输出信息序列的码转换，产生第一临时码序列，-根据所述总体码，通过执行对由信息序列产生装置产生的所述第二输出信息序列的码转换，产生第二临时码序列，其特征在于，所述产生第一临时码序列的步骤和所述产生第二临时码序列的步骤应用编码规则，当用有限状态码转换表来表示该编码规则时，码字根据该编码规则被分配给信息字，使得当从预定原始状态开始编码的第一临时码序列的第一码状态与从所述预定原始状态开始编码的第二临时码序列的第二码状态相同时，第一临时码序列中包括的编码比特之和的2的补码总是与第二临时码序列中包括的编码比特之和的另一2的补码不同，并且所述产生第一临时码序列的步骤和所述产生第二临时码序列的步骤后面跟着：根据与编码比特流的DC内容相关的至少一个参数的值，选择通过第一码转换装置产生的第一临时码序列或者通过第二码转换装置产生的第二临时码序列。