[发明专利]一种可增加浮栅耦合电压的EEPROM制作方法有效
| 申请号： | 200610118441.7 | 申请日： | 2006-11-17 |
| 公开（公告）号： | CN101188196A | 公开（公告）日： | 2008-05-28 |
| 发明（设计）人： | 孙亚亚;龚顺强 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L21/8247 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 丁纪铁;李隽松 |
| 地址： | 201206上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种可增加浮栅耦合电压的EEPROM制作方法，该方法除包括顺序步骤：成长高压氧化膜，然后进行沟道刻蚀，成长一层沟道氧化物，成长一层的浮栅多晶体，成长ONO、成长的二层多晶体外；还在进行成长一层后，进行成长ONO前，进行浮栅刻蚀。上述浮栅刻蚀的图案为一个方块或者由多个小方块组成。本发明由于在传统EEPROM制作方法中增加一次floating gate刻蚀，增大了ONO的电容，即增大floating gate的coupling ratio和耦合电压，可以提高EEPROM擦写的效率或者降低擦写电压。 | ||
| 搜索关键词： | 一种 可增加 耦合 电压 eeprom 制作方法 | ||
【主权项】：
1.一种可增加浮栅耦合电压的EEPROM制作方法，包括如下顺序步骤：成长高压氧化膜，然后进行沟道刻蚀以形成EEPROM的读写窗口，成长一层沟道氧化物，成长一层的浮栅多晶体，成长ONO，成长二层多晶体；其特征在于，在进行所述成长一层浮栅多晶体，进行成长ONO前，进行浮栅刻蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610118441.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种彩铃信息费的稽核方法
- 下一篇：一种MAC认证方法和设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
