[发明专利]提高视频解码器中SDRAM总线效率的方法有效
| 申请号： | 200610098907.1 | 申请日： | 2006-07-14 |
| 公开（公告）号： | CN1878307A | 公开（公告）日： | 2006-12-13 |
| 发明（设计）人： | 庞智博;李炳博;黄晓伟 | 申请（专利权）人： | 杭州国芯科技有限公司 |
| 主分类号： | H04N7/24 | 分类号： | H04N7/24;G06T9/00 |
| 代理公司： | 杭州求是专利事务所有限公司 | 代理人： | 张法高 |
| 地址： | 310012浙江省杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种视频解码器中提高SDRAM总线效率的方法。本发明首先采用一种新的存储结构把视频数据以行为单位交替存储在SDRAM不同的组中，然后按照一种新的访问顺序交替访问图像各行，这样无论解码器向SDRAM请求读取参考数据还是解码后的数据写回SDRAM，无论一次访问几行数据，无论逐行还是隔行，访问SDRAM的顺序都是不同的组交替，可以实现SDRAM的乒乓操作，大大提高了总线的效率。 | ||
| 搜索关键词： | 提高 视频 解码器 sdram 总线 效率 方法 | ||
【主权项】：
1、提高视频解码器中SDRAM总线效率的方法，其特征在于该方法采用一种新的存储结构把视频数据以行为单位交替存储在SDRAM不同的组中，按照一种新的访问顺序交替访问图像各行来读取参考数据和回写解码数据，实现乒乓操作提高总线效率；所述的新的存储结构具体为：图像的第4*N(N为整数，下同)行和第4*N+3行存在一个组中，第4*N+1行和第4*N+2行存在另一个组中；所述的新的访问顺序根据请求数据的格式和访问起始行i(i为整数，下同)分为三种情况具体为：情况1：请求的图像数据为逐行且i为偶数访问顺序如下：i，i+1，i+3，i+2，i+4，i+5，i+7，i+6，i+8…情况2：请求的图像数据为逐行且i为奇数访问顺序如下：i，i+2，i+1，i+3，i+4，i+6，i+5，i+7，i+8…情况3：请求的图像数据为隔行访问顺序如下：i，i+2，i+4，i+6，i+8…。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州国芯科技有限公司，未经杭州国芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610098907.1/，转载请声明来源钻瓜专利网。
- 上一篇：包含粒细胞集落形成刺激因子的稳定的药物组合物
- 下一篇：公交车投币机
