[发明专利]监控两层多晶硅叠栅未对准的方法有效
| 申请号： | 200610031088.9 | 申请日： | 2006-09-13 |
| 公开（公告）号： | CN101145534A | 公开（公告）日： | 2008-03-19 |
| 发明（设计）人： | 胡晓明 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 顾继光 |
| 地址： | 201206上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种监控两层多晶硅叠栅未对准的方法，可准确测试出存储器中上下两层多晶硅叠栅在垂直方向上的未对准度，从而可减少存储器的良率问题。该包括以下步骤：开发一种测试版图，该测试版图包含上下完全对称的一对两层多晶硅叠栅，且每个两层多晶硅叠栅之间都具有通过对该两层多晶硅进行自对准注入时形成的扩散层；选取不同的扩散层宽度W1、W2、…Wn，重复设计测试版图，并分别测量出相应的上下两组扩散层电阻的阻值Rtop_1、Rtop_2、…Rtop_n和Rbot_1、Rbot_2、…Rbot_n；采用最小二乘法分别对版图中上下两组扩散层的宽度变化量进行曲线拟合，求得上下两层多晶硅叠栅间未对准度的值。 | ||
| 搜索关键词： | 监控 多晶 硅叠栅未 对准 方法 | ||
【主权项】：
1.一种监控两层多晶硅叠栅未对准的方法，包括：(1)开发一测试版图，该测试版图包含上下完全对称的一对两层多晶硅叠栅，且每个两层多晶硅叠栅之间都具有通过对该两层多晶硅进行自对准注入时形成的扩散层；其特征在于，还包括以下步骤：(2)选取不同的扩散层宽度W1、W2、…Wn，重复设计所述测试版图，形成一版图阵列，并分别测量出相应的上下两组扩散层电阻的阻值Rtop_1、Rtop_2、…Rtop_n和Rbot_1、Rbot_2、…Rbot_n；(3)采用最小二乘法分别对版图中上下两组扩散层的宽度变化量进行曲线拟合，求得上下两层多晶硅叠栅间未对准度的值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610031088.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
