[发明专利]图形生成方法、半导体器件及其制造方法和控制方法有效
| 申请号： | 200510115614.5 | 申请日： | 2005-11-07 |
| 公开（公告）号： | CN1790352A | 公开（公告）日： | 2006-06-21 |
| 发明（设计）人： | 羽多野正亮;冈崎元哉;和田纯一;西冈岳;金子尚史;藤卷刚;东和幸;吉田健司;松永范昭 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H01L21/027;G03F1/00;G03F7/00 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;陈海红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。 | ||
| 搜索关键词： | 图形 生成 方法 半导体器件 及其 制造 控制 | ||
【主权项】：
1.一种图形生成方法，包括：读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510115614.5/，转载请声明来源钻瓜专利网。
