[发明专利]具有低功率译码电路的处理器有效
| 申请号： | 200310117337.2 | 申请日： | 2003-12-10 |
| 公开（公告）号： | CN1514328A | 公开（公告）日： | 2004-07-21 |
| 发明（设计）人： | 查里·谢勒 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F1/32 | 分类号： | G06F1/32 |
| 代理公司： | 北京申翔知识产权代理有限公司 | 代理人： | 周春发 |
| 地址： | 台湾省台北县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有低功率译码电路的处理器，其包含可处理复数个包含于第一类型指令集内指令的第一译码逻辑、可处理复数个包含于第二类型指令集内指令的第二译码逻辑，以及控制逻辑，其中上述的第一及第二译码逻辑是自处理器内的撷取逻辑处接收加码指令，并上述的控制逻辑是用以选择性控制第一及第二译码逻辑的作动状态，使得第一译码逻辑进行译码动作时，第二译码逻辑维持于低耗电的休眠状态；第二译码逻辑进行译码动作时，第一译码逻辑维持于低耗电的休眠状态。 | ||
| 搜索关键词： | 具有 功率 译码 电路 处理器 | ||
【主权项】：
1、一种具有低功率译码电路的处理器，其特征在于，其包含有：用以撷取加码指令的撷取逻辑；第一译码逻辑，该第一译码逻辑是用以译码复数个包含于第一类型指令集内的加码指令，该第一译码逻辑的输入是该撷取逻辑所输出的加码指令；第二译码逻辑，该第二译码逻辑是用以译码复数个包含于第二类型指令集内的加码指令，该第二译码逻辑的输入是该撷取逻辑所输出的加码指令；以及控制逻辑，该控制逻辑是用以选择性控制该第一及第二译码逻辑，以令该第一译码逻辑进行译码动作时，该第二译码逻辑维持于低耗电的休眠状态；该第二译码逻辑进行译码动作时，该第一译码逻辑维持于低耗电的休眠状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310117337.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路及其中断请求输出方法
- 下一篇：具有低功率译码电路的处理器
