[发明专利]制作不同电阻值的轻掺杂漏极的方法无效
| 申请号: | 02124441.3 | 申请日: | 2002-06-26 |
| 公开(公告)号: | CN1396631A | 公开(公告)日: | 2003-02-12 |
| 发明(设计)人: | 陈锦扬 | 申请(专利权)人: | 联华电子股份有限公司 |
| 主分类号: | H01L21/265 | 分类号: | H01L21/265;H01L21/336;H01L21/70;H01L21/8239 |
| 代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 陈红 |
| 地址: | 台湾省*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明为一种制作不同电阻值的轻掺杂漏极的方法,应用在SRAM上以增加单胞比;首先提供一包含有一第一主动区域以及一第二主动区域的半导体晶片,接着于该二主动区域上分别形成一第一栅极以及一第二栅极;随后进行一第一离子布植,对该第二主动区域的基底表面植入第一导电形式的掺质,然后进行一第二离子布植,对该第一以及第二主动区域的该基底表面同时植入第二导电形式的掺质;最后活化各该导电形式的掺质,以分别于该第一栅极以及该第二栅极周围形成一第一轻掺杂漏极以及一第二轻掺杂漏极,且该第一轻掺杂漏极以及该第二轻掺杂漏极分别具有不同的电阻值,进而增加单胞比;另,该两次离子布植可与其他PMOS晶体管共同进行,故本发明可确实避免习知技术需要额外制程费用或降低SRAM积极度的缺失。 | ||
| 搜索关键词: | 制作 不同 阻值 掺杂 方法 | ||
【主权项】:
1.一种制作不同电阻值的轻掺杂漏极的方法,其特征是:该方法包含有下列步骤:提供一半导体晶片,且该半导体晶片的基底上包含有一第一主动区域以及一第二主动区域设于该基底上;于该第一主动区域以及该第二主动区域上分别形成一第一栅极以及一第二栅极;进行一第一离子布植制程,以对该第二主动区域的该基底表面植入第一导电形式的掺质;以及进行一第二离子布植制程,以对该第一主动区域的该基底表面植入第二导电形式的掺质,并对该第二主动区域的该基底表面植入第二导电形式的掺质;活化各该导电形式的掺质,以分别于该第一栅极以及该第二栅极周围形成一第一轻掺杂漏极以及一第二轻掺杂漏极,且该第一轻掺杂漏极以及该第二轻掺杂漏极分别具有不同的电阻值。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02124441.3/,转载请声明来源钻瓜专利网。
- 上一篇:磁头及其制造方法、磁头万向架组件和硬盘装置
- 下一篇:电视会议的移动电话
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





