[发明专利]高高宽比开口的蚀刻方法有效
| 申请号: | 01110220.9 | 申请日: | 2001-04-02 |
| 公开(公告)号: | CN1378247A | 公开(公告)日: | 2002-11-06 |
| 发明(设计)人: | 周全启 | 申请(专利权)人: | 华邦电子股份有限公司 |
| 主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/306 |
| 代理公司: | 北京集佳专利商标事务所 | 代理人: | 王学强 |
| 地址: | 台湾新竹科*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明是关于一种高高宽比开口的蚀刻方法,该蚀刻方法包括以具有高分子反应的电浆蚀刻条件非均向蚀刻材质层来形成开口,高分子反应会在该开口的侧壁及该开口底部形成高分子薄膜,此高分子薄膜会减缓电浆的蚀刻速率甚至发生蚀刻停止的情形,以另一电浆蚀刻条件非均向蚀刻位于开口底部的高分子薄膜至将位于该开口底部的高分子薄膜完全剥除为止,再继续以原来的电浆蚀刻条件继续非均向蚀刻此材质层至完成开口的蚀刻。本发明可以有效防止停止蚀刻的情形发生,更不会有蚀刻不干净的现象。 | ||
| 搜索关键词: | 高高 开口 蚀刻 方法 | ||
【主权项】:
1、一种高高宽比开口的蚀刻方法,其特征在于:其包括:提供一基底;形成第一氧化硅层于基底之上;形成氮化硅层于第一氧化硅层之上;形成第二氧化硅层于氮化硅层之上;形成光阻层于第二氧化硅层之上;图案化光阻层形成一光阻开口,光阻开口暴露出下方的部分第二氧化硅层;以图案化知光阻层为罩幕,以第一电浆非均向蚀刻光阻开口暴露出的第二氧化硅层;以图案化知光阻层为罩幕,以第一电浆非均向蚀刻氮化硅层,会于开口底部及开口侧壁形成高分子薄膜,位于开口底部及开口侧壁形成高分子薄膜会减缓第一电浆对氮化硅层的蚀刻速率;一第二电浆非均向蚀刻去除位于开口底部的高分子薄膜层;以及以基底为终止层,以第一电浆继续非均向蚀刻剩余的氮化硅层及第一氧化硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01110220.9/,转载请声明来源钻瓜专利网。
- 上一篇:暂态过电压保护元件的材料
- 下一篇:促人参皂甙生物合成相关基因
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





