[发明专利]CMOS半导体集成电路

摘要

数字电路部分中的通过双栅极加工工艺而制成的CMOS反相器,备有其栅极由P型多晶硅形成的P沟道场效应晶体管。该P沟道场效应晶体管的源极接在电源上,且该P沟道场效应晶体管的反向栅极直接接在该源极上。当在低功耗模式下上述电源被切断后,P沟道场效应晶体管便处于不起晶体管之作用的状态。为防止该P沟道场效应晶体管的特性在该模式下变坏,而设置了在该模式下,能将该P沟道场效应晶体管的栅极电压固定为0的下拉开关。

主权项

1.一种半导体集成电路，其中：该半导体集成电路备有P沟道场效应晶体管(FET)，该晶体管中有漏极、源极、由P型半导体形成的栅极以及反向栅极，且正常工作时能将某一电压从电源加到上述源极上，还能将表示输入信号的电压加到上述栅极上，还备有一控制手段，它能响应在上述半导体集成电路的低功耗模式下被确定的控制信号，至少来控制上述栅极电压和上述反向栅极电压中之一，以使上述栅极电压不会高于上述反向栅极电压，从而保护处于不起晶体管之作用的状态的上述P沟道场效应晶体管免遭破坏。