[发明专利]CMOS半导体集成电路

权利要求书

1.一种半导体集成电路，其中：

该半导体集成电路备有P沟道场效应晶体管(FET)，该晶体管中有漏极、源极、由P型半导体形成的栅极以及反向栅极，且正常工作时能将某一电压从电源加到上述源极上，还能将表示输入信号的电压加到上述栅极上，

还备有一控制手段，它能响应在上述半导体集成电路的低功耗模式下被确定的控制信号，至少来控制上述栅极电压和上述反向栅极电压中之一，以使上述栅极电压不会高于上述反向栅极电压，从而保护处于不起晶体管之作用的状态的上述P沟道场效应晶体管免遭破坏。

2.根据权利要求1所述的半导体集成电路，其中：

上述P沟道场效应晶体管的栅极由P型多晶硅形成。

3.根据权利要求1所述的半导体集成电路，其中：

上述P沟道场效应晶体管为一晶体管，且是CMOS反相器的一个组成部分。

4.根据权利要求1所述的半导体集成电路，其中：

上述P沟道场效应晶体管为一晶体管，且是差动放大器中的输入晶体管对中的一个。

5.根据权利要求1所述的半导体集成电路，其中：

上述电源为一在上述半导体集成电路的低功耗模式下被切断，其输出电压为0的电源。

6.根据权利要求5所述的半导体集成电路，其中：

还备有一检测电路，它一检测到上述电源被切断，立即确定上述控制信号。

7.根据权利要求1所述的半导体集成电路，其中：

即使在上述半导体集成电路的低功耗模式下，上述电源也不会被切断；

还备有插在上述P沟道场效应晶体管的源极和上述电源之间，且能响应上述被确定的控制信号而打开的开关。

8.根据权利要求1所述的半导体集成电路，其中：

上述控制手段中，有一将上述P沟道场效应晶体管的栅极电压固定为非正电压的固定手段。

9.根据权利要求8所述的半导体集成电路，其中：

上述P沟道场效应晶体管的反向栅极是一被直接连接在该P沟道场效应晶体管的源极上的电极。

10.根据权利要求8所述的半导体集成电路，其中：

上述固定手段中，有一插在上述P沟道场效应晶体管的栅极和上述非正电压之间，且能响应上述被确定的控制信号而关闭的开关。

11.根据权利要求10所述的半导体集成电路，其中：

上述固定手段中，还有一插在上述输入信号和上述P沟道场效应晶体管的栅极之间，且能响应上述被确定的控制信号而打开的开关。

12.根据权利要求8所述的半导体集成电路，其中：

上述固定手段中，有一2输入1输出的“或非”电路；

上述“或非”电路的二个输入中的一个输入被连接在上述输入信号上，上述“或非”电路的另一个输入被连接在上述控制信号上，上述“或非”电路的输出被连接在上述P沟道场效应晶体管的栅极上。

13.根据权利要求1所述的半导体集成电路，其中：

上述控制手段中，有一能将上述P沟道场效应晶体管的反向栅极的电压固定为不低于该P沟道场效应晶体管的栅极电压的正电压的固定手段。

14.根据权利要求13述的半导体集成电路，其中：

上述固定手段中，有一插在上述P沟道场效应晶体管的反向栅极和该P沟道场效应晶体管的源极之间，且能响应上述被确定的控制信号而打开的开关；和一插在上述P沟道场效应晶体管的反向栅极和上述正电压之间，且能响应上述被确定的控制信号而关闭的开关。

15.根据权利要求13所述的半导体集成电路，其中：

上述P沟道场效应晶体管的反向栅极是一被直接连接在该P沟道场效应晶体管的源极上的电极；

上述固定手段中，有一插在上述P沟道场效应晶体管的源极和上述电源之间，且能响应上述被确定的控制信号而打开的开关；和

一插在上述P沟道场效应晶体管的反向栅极和上述正电压之间，且能响应上述被确定的控制信号而关闭的开关。

16.根据权利要求15所述的半导体集成电路，其中：

还备有一被连接在上述P沟道场效应晶体管的漏极上，且能响应上述被确定的控制信号而打开的开关。