[发明专利]受时钟信号控制的集成半导体电路和使其工作的方法

权利要求书

1、具有许多受时钟信号(Cl_int)控制的，不仅可并联而且可串联工作的电路单元(S1、S2、S3、HS)的集成半导体电路，

其特征在于，

提供时钟信号(Cl_int)的连接端通过各一个可控转接装置(MP1、MP2、MP3、MP4)与有关电路单元(S1、S2、S3、HS)的脉冲输入端相连，

转接装置(MP1、MP2、MP3、MP4)的控制输入端与随机信号发生器(ZSG)的输出端相连，

这样，按照随机信号的标准，对一个或多个其它电路单元(S1、S2、S3、HS)并联或串联地实现电路单元(S1、S2、S3、HS)的工作。

2、根据权利要求1所述的集成半导体电路，其特征在于，提供时钟信号(Cl_int)的连接端是可控时钟信号发生器(TSG1、TSG2、TSG3；TSG)的输出端，其控制输入端与随机信号发生器(ZSG)输出端相连，这样，时钟信号(Cl_int)的转换边缘的时间点按照随机信号的标准变化。

3、根据权利要求1或2之一所述的集成半导体电路，其特征在于，

至少设置2个各提供一个时钟信号的连接端，这样第一部分电路单元(S1)可用第一时钟信号，第二部分电路单元(S2)可用第二时钟信号，和必要时，其它部分的电路单元(S3)可用其它时钟信号工作。

4、根据权利要求3所述的集成半导体电路，其特征在于，转换装置构成(MP1、MP2、MP3、MP4)，各将所有的时钟信号输送给它们，并且按照随机信号的标准，可将时钟信号的一个时钟信号连通到有关电路单元。

5、根据上述权利要求之一所述的集成半导体电路，其特征在于，至少时钟信号发生器(TSG1、TSG2、TSG3；TSG)的一个与一个压控的振荡器(OSZ)一起构成。

6、根据上述权利要求之一所述的集成半导体电路，其特征在于，至少时钟信号发生器(TSG1、TSG2、TSG3；TSG)的一个与一个具有受随机信号发生器(ZZG)控制的分频器(T)的相位调整环一起构成。

7、根据上述权利要求之一所述的集成半导体电路，其特征在于，至少电路单元之一是一个辅助电路单元(HS)。

8、使一个受时钟信号控制的集成半导体电路工作的方法，

其特征在于，

在集成半导体电路的电路单元(S1、S2、S3)中运行的，各需要一定数量的时钟信号周期的过程之前和/或期间和/或之后，将另一个用随机信号确定数量的时钟信号周期，输送给具有譬如象电路单元(S1、S2、S3)大致相同的耗电的辅助电路单元(HS)。

9、使一个受时钟信号控制的集成半导体电路工作的方法，

其特征在于，

在集成半导体电路的第一电路单元(S1)中运行的、需要一定数量的时钟信号周期的过程期间，对于用随机信号确定的时间周期的持续时间，至少另一个电路单元(S2)通过输送给同一个或另一个时钟信号开始工作。

10、根据权利要求9所述的方法，其特征在于，在至少由随机信号确定的时间周期的一个周期期间，在第一电路单元(S1)运行的过程被中断。