[发明专利]减少四方性的铁电薄膜

说明书

发明领域

本发明通常涉及钙钛矿材料。本发明特别涉及可用于铁电存储单元的铁电材料。

背景技术

由于铁电随机访问存储器(FRAMs)无需能量来维持外加电场极化状态，所以有可能作为代替硅的非易失存储器。图1示出了FRAM 10的示意性通用结构，并且包含了其间放置铁电材料体16的两块电容器板12、14。铁电材料16不仅具有基本上大于1的介电常数，而且在适当条件下，铁电性是双稳态的。一旦电容器板12、14使铁电体16进入向上或向下的极化状态，即使极化电压被撤除其仍然保持该状态。即，电荷(或电压)仍然保持在单元10上而无需同时充电。过后，电荷可以被测量出来。因此FRAM 10构成了非易失存储器。

一般情况下，FRAM包含夹持在电容器结构内两个金属电极之间的多晶铁电材料。但是这种结构存在可靠性和寿命问题。

最近，Ramesh及其合作者已经研制出利用金属氧化物电极的多晶取向铁电单元。Dhote等人在1995年12月26日提交的美国专利申请No.08/578,499(已经于1997年7月3日作为PCT出版物97/23886公开)中揭示了铂基下电极。

图2的剖面图示出了Dhote等人揭示的与硅动态RAM类似的铁电随机访问存储器(FRAM)20的实例结构。可以理解的是，这种FRAM结构被多次复制以形成较大的FRAM集成电路并且需要在同一芯片上形成其他支持电路。整个FRAM结构除了个别之处，其他都是已知的并且已经在前述美国专利和申请中由Ramesh揭示。Kinney在集成铁电体vol.4,1994,pp.131-144上的“高密度铁电存储器内的信号放大”一文中对FRAM集成电路作了很好的概述。FRAM 20形成于(001)取向的单晶硅衬底22上从而可以方便地将其他硅电路集成上去。通过使导电类型与衬底22相反的掺杂剂扩散或植入源极区或漏极区24、26形成金属氧化物半导体(MOS)三极管。中间栅极区上叠加包括下栅极氧化物和上金属(例如铝)栅极线的栅极结构28以控制栅极。

例如二氧化硅的第一内层介电层30淀积在衬底22和晶体管结构上。触孔32经光刻蚀经过源极区24之上的第一内层介电层30，并且在孔内填充多晶硅以形成至晶体管源极24的多晶硅触点芯棒(plug)。金属源极线34经光刻蚀在第一内层介电层30上形成图案并且与多晶硅芯棒32电气接触。

随后，第二内层介电层36淀积在第一内层介电层30上。另一触孔经刻蚀通过漏极区域26之上的第一和第二内层介电层30、36，并且多晶硅被填充入触孔以形成与晶体管漏极26的接触。到此为止的工艺是硅技术中非常标准的工艺。

随后淀积和划定剥离掩膜以在漏极触孔38之上形成窗口，除了大部分区域仍简为所需尺寸的电容器之外(虽然在商业制造中，一般采用掩膜干法等离子体刻蚀)。在掩膜之上和窗口内淀积一系列层。多晶硅层40与多晶硅芯棒38具有良好的电气接触。TiN层42和铂层44构成多晶硅与氧化的金属氧化物触点之间的导电隔离层。多晶硅具有半导体性质，但是如果表面氧化为二氧化硅，则形成稳定的绝缘层，阻碍了电气接触。在铂层44上淀积的是导电金属氧化物层46，虽然可以采用其他金属氧化物，但是比较好的是钙钛矿，例如氧化镧锶钴(LSCO)，特别是层状钙钛矿。这种材料的近似成份为La_1-xSr_xCoO₃，其中0.15≤x≤0.85，但是标称成份为La_0.5Sr_0.5CoO₃。LSCO被公认为可构成令人满意的电气接触，并且促进钙钛矿铁电材料高度取向生长。

随后剥离光掩膜，留下图2所示的下堆积层40、42、44和46。随后划定另一光掩膜，使覆盖前述划定的下堆积层边缘的Z形场氧化物层48保形地淀积，其边缘在下堆积层的上表面边缘延伸，其根部从下堆积层底部向外延伸，但是为淀积后的上铁电堆积层留出中央窗口。场氧化物层48使淀积后的铁电体与下电极的边缘部分绝缘。