[发明专利]半导体工艺舱电极及其制作方法

说明书

本发明涉及一种半导体制作设备，尤其是涉及一种改进半导体工艺舱电极，以及与制作和装设改进电极的方法。

在半导体制作中，集成电路器件是通过多次工艺过程由半导体晶片制成的，其中诸多工艺过程通常是在工艺舱中进行的，在工艺舱中各材质层(介质层或金属层)逐层覆盖并作成图案形成多层结构。例如，某些层(如SIO2)通常在化学汽相沉积室(CVD)沉积而成，然后经旋转涂覆光刻抗蚀胶并光刻图形，当光刻抗蚀胶图形在半导体晶片表面形成后，该半导体晶片被置入等离子体刻蚀室以去掉(刻蚀)未被抗蚀胶阻挡部分的下层材料。

图1A显示了一个带有工艺舱102的半导体工艺系统100，它对半导体晶片进行刻蚀加工处理。在这个例子里，室102有一个卡盘104，它用来支撑半导体晶片106，卡盘104还支撑数个石英环108，在石英环108的顶上放着一个环状陶瓷支架110，它用来支撑顶电极114，顶电极114用来接收工艺气体，在工艺处理时工艺气体分散开进入等离子体区112。

顶电极还耦合到双工器适配盒116a和射频功率源118a，卡盘104同样也耦合到双工器适配盒116a和射频功率源118b，工艺舱102配备有出口120，出口120用于在工艺过程中抽走室内多余的气体，在工艺进行时设定射频功率源118a来偏置顶电极114，其工作频率大约为27MHz，射频功率源118a主要用于在等离子体区112内产生等离子体，而射频功率源118b主要用于在等离子体区112内产生偏置电压，射频功率源118b的工作频率一般较低，大约为2MHz。

图1B提供半导体工艺系统100顶电极114的一个比较详细的示图，顶电极114一般有数个气体缓冲板122，在它们气体缓冲板122的表面布满了孔，这些孔的分布使工艺气体均匀地分散开通过顶电极114，通过这种方式，气体缓冲板122保证几乎同量的气体通过硅片126的每一个气体导入孔128，顶电极114还有石墨环124，石墨环124用于固定在图1A的陶瓷支架110上，一旦工艺气体被允许流出气体导入孔128，在硅片126表面和晶片106表面之间的区域内将产生等离子体，该区即为等离子体区112。

在工艺过程进行期间，射频电源118a和射频电源118b分别加于顶电极114和卡盘104上。一旦工艺气体通入顶层电极114，就会通过进气孔进入等离子体区112，同时如图1c所示，有等离子体鞘层131和132出现在等离子体区112内。

如图所示，硅片126上有一个电极表面134，此电极正对着半导体晶片106的表面136。正如我们已经在等离子体物理里所了解的那样，电极表面134表面和晶片表面136分别在等离子体区112中形成等离子体鞘层131和132。

等离子体鞘层边界被定义在等离子体密度分布曲线133的133a处和133b处，这在图1D中表示得很明确。等离子体密度分布曲线表明：在靠近晶片表面136和顶层电极134处，等离子体密度差不多降到0.这样，在133a和133b之间，等离子体密度从0逐渐上升到一个常量。因此如图c所示，电极表面134和晶片表面136能够保证大多数等离子体集中在等离子体鞘层131和132之间。

随着对刻蚀越来越小的集成电路器件图形需求的不断增加，更难的高长宽比的刻蚀技术日渐必要。图1E显示了晶片衬底106的截面图140.晶片衬底106上有一沉积的介质层140和已刻图形的光刻胶层142。光刻胶层142有光刻通孔144通到介质层140.随着长宽比不断提高(即较深和较窄的刻蚀几何形状)，用来确定一组可控工艺参数的工艺窗口也会迅速缩小，当工艺窗口缩小时，对工艺参数的调整不再改进刻蚀速率，刻蚀选择性或者刻蚀剖面轮廓。

代表性的工艺参数有压力设置，气体流率、电极偏置功率、反应物化学成分等。但是，随着长宽比不断增加，改变工艺窗口参数不再有助于提高工艺舱控制刻蚀过程的能力。例如，当需要用光刻胶层142上的图形窗口144刻蚀如焊接孔之类的孔时，即使用最好的化学刻蚀气体也不能一直刻透介质层140，此时刻蚀将提早结束，因为反应化合物在刻蚀过程中也会在侧壁和底部沉积聚合物。众所周知，当需要高的长宽比时，沉积的聚合物会严重地阻碍介质层140的刻蚀。

为了解决这个问题，过去工艺工程师试着在刻蚀时增加工艺舱内的含氧量，但很可惜，工艺舱内的含氧量的增加会在介质层140中产生碗状的刻蚀148。可以料想，当在介质层140中产生一个碗状的刻蚀148时，再要填充碗状刻蚀148的通孔将有问题。也就是说，由于有碗状刻蚀孔148，不能再采用常用的在通孔中沉积金属的填充导体技术。