[发明专利]一种电感器件

说明书

本发明涉及到一种电感装置。本发明也涉及到包括这种电感装置的集成电路芯片。

电路元件常常描述为具有包括电阻部分和电抗部分的阻抗Z。换句话说，就是元件具有电阻R和电抗X。电抗X可以包括电感分量，使得元件的阻抗为感性和阻性。

N．M．Nguyen和R．G．Meyer的文章“SiIc兼容的电感和LC无源滤波器(SiIc-Compatible Inductors and LC Passive Filters)”(IEEEJournal of Solid-State Circuits，Vol．25，No．4，1990)公布了一种在硅衬底上用铝制作的正方形螺旋电感。公布的这种电感在0．9GHz时的电感为9．7nH，串联电阻15．4欧姆，最大Q值低于4。因此，公布的电感的性能受到了金属电阻的限制。

文章“标准多层互连硅技术中的微波电感和电容(MicrowaveInductors and Capacitors in Standard Multilevel Interconnect SiliconTechnology)”(IEEE Transactions on Microwave Theory and Technique，Vol．44，1 January 1996)公布了一种硅衬底上的螺旋电感。公布的这种电感有四匝较厚的金属线，并按照标准的0．8微米BiCMOS硅技术，使用稠密的通孔阵列将多个金属层连接在一起来实现的。公布的这种螺旋电感有三个相互连接的金属层，这些金属层的相互连接是由一个通孔阵列和位于硅衬底内的四个金属层最下面的一个中的底通道实现的。该文章报道这种电感在4GHz时的估计Q值为9．3。

本发明涉及到提供具有有利的高Q值的电感遇到的问题。更特别地，本发明涉及到提供阻性损耗低而电感值高的电感器件遇到的问题。

更进一步，本发明涉及到提供在高频下具有有益的性能特征的集成电路电感遇到的问题。依据现有技术的集成电路电感受到特别低的Q值的困扰。

本发明的一个更进一步的目的是实现可在300MHz以上的频率运行并具有改进的Q值的集成电路电感。

根据本发明的一个具体实施例，通过提供一种包括第一和第二终端和两个导体的电感装置解决了这些问题。每个导体在所述终端之间形成环路，因此提供给第一终端的电流在两根导体间分流。每路电流都会产生一个磁场。所述导体的部署应使导体之间的空间内由导体电流产生的磁场之和大于该空间内每个导体产生的磁场。

该设计具有可减小电感器件的电阻值的优点，其原因是，从电学角度来看，两个导体是并联的。

更有利的是，该设计也具有可提供高的电感值的惊奇效果。这特别令人惊奇，因为在电工学技术中，众所周知，在电阻的并联遵循相同定律的情况下，导体的并联会导致较低的净电感。

电感器件也取得了有利的增加的品质因子。

根据本发明的具体实施例，该电感器件提供的一个更进一步的优点是可以减小或消除对其他电路或相邻该电感器件的元件的电磁干涉。

为了简单地理解本发明，将通过具体实施例并结合以下附图进行描述，附图为：

图1是根据先前技术，具有电感性和电阻性电抗的一个电感线圈的概略等效示意图。

图2是根据本发明的一个具体实施例的一个电感器件的顶视图。

图3是如图2所示的电感器件沿A-A方向，即从箭头A的方向看去的剖面侧视图。

图4是如图2所示的电感器件的顶视图，并标出了磁力线。

图5是根据本发明的第二个具体实施例的一个电感器件的顶视图。

图6是电感器件的第三个具体实施例的概略示意图。

图7是根据第四个具体实施例制造的，类似于如图2所示的电感器件的剖面侧视图。

图8是电感器件的另一个具体实施例的概略示意图。

图2是根据本发明的一个具体实施例的电感器件10的顶视图。

该电感器件具有一对用于接收电信号的终端20和30。第一根细长导体40形成一个环，接在两个终端之间。第二根细长导体50，也形成一个环，接在两个终端之间，而且布置为与第一根导体几何平行。参看图2，导体接在终端20，30之间，使进入第一终端的电流沿第一方向，即顺时针方向流经第一个环40，而沿相反方向，即逆时针方向流经第二个环50。图2中导体上的箭头标出了这些电流的方向。