[发明专利]信源同步及公共时钟协议中的数据传输

说明书

本发明涉及计算机系统中的数据传输领域。

现代计算机系统通常包含各耦合在系统总线上的多个代理。通常，这些代理为带有将各代理耦合在总线上的多个针脚的集成电路插件。这些代理中可包含例如处理器、存储设备、大容量存储设备等。为了使计算机系统正常操作，代理应能通过总线高效地互相通信。

现有的计算机系统通常按照预先规定的定时方案在部件或代理之间传送数据。系统总线时钟通常用时钟控制发送设备输出数据及输入接收设备。结果，至少占用系统总线时钟的一个完整的时钟周期将数据从一个设备传送到另一设备。

然而，为了提高数据传输速度，数据也可以信源同步方式传送。在信源同步传输中，与数据传输一起发送选通脉冲。这一选通脉冲在通常短于系统总线时钟的周期的时段中将数据锁存到接收设备中。

信源同步锁存协议在较高频率上操作总线。例如，在公共时钟传输中驱动一块数据占用的时间中可驱动两块数据到总线上。

结果，为了提高传输数据的带宽而无须对应提高所传输信号的数目，提供用信源同步协议传输数据同时用公共时钟协议传输控制信号的系统是有利的。

本发明提供用于在计算机系统中的总线代理之间传输数据的方法与装置。本发明包含通过第一传输协议从第一代理传输控制信号到第二代理；以及通过第二传输协议从第一代理传输对应于控制信号的数据到第二代理。

图1为按照本发明的多代理计算机系统的框图。

图2为按照本发明的实施例的处理阶段图。

图3为展示公共时钟锁存协议的定时图。

图4为展示按照本发明的实施例的信源同步锁存协议的定时图。

图5为按照本发明的一个实施例的代理的框图。

图6为展示按照本发明的实施例利用信源同步传输读64字节事务处理带隐含的写回的定时图。

描述了用于在计算机系统中通过公共时钟协议传输控制信号及通过信源同步协议传输数据的方法与装置，控制信号的传输是用系统总线时钟定时的，而数据的传输是用数据源传输的选通脉冲定时的。

图1为可与本发明的实施例一起使用的多处理器计算机系统的框图。计算机系统100包括处理器-存储器总线101，用于在诸如处理器、总线桥路、存储设备、外围设备等耦合在总线101上的不同代理之间通信。处理器-存储器总线101包含仲裁、地址、数据与控制总线(未示出)。在一个实施例中，各处理器102、103、104与105的每个包含通常称作一级(L1)高速缓冲存储器的小型的极快速的内部高速缓冲存储器(未示出)用于临时存储与其关联的处理器在同一集成电路上的数据与指令。此外，较大的二级(L2)高速缓冲存储器106耦合在处理器105上用于临时存储供处理器105使用的数据与指令。在其它实施例中，可将诸如存储器106等L2高速缓冲存储器耦合到处理器102-105中任何一个上。

处理器-存储器总线101提供对存储器与输入/输出(I/O)子系统的访问。存储器控制器122耦合在处理器-存储器总线101上，用于控制对为处理器102-105存储信息与指令的随机存取存储器(RAM)或其它动态存储设备121(一般称作主存储器)的访问。显示设备132、键盘设备133、光标控制设备134、硬拷贝设备135及大容量存储设备136耦合在系统I/O总线131上并通过总线桥路124耦合在处理器-存储器总线101上。桥路124耦合在处理器-存储器总线101与系统I/O总线131上，为处理器-存储器总线101或I/O总线131之一上的设备访问另一总线上的设备或在它们之间传输数据提供通信路径或通道。桥路124为系统I/O总线131与处理器-存储器总线101之间的接口。I/O总线131在外围设备132-136之间传递信息。

处理器102-105、总线桥路124、大容量存储设备125及存储器控制器122各包含一总线控制器138。当包含它的代理控制处理器-存储器总线101时，总线控制器138控制处理器-存储器总线101上的通信。

在本发明的一个实施例中，处理器-存储器总线101上的总线活动是分层组织成操作、事务处理及阶段的。操作为对软件呈现为原子的总线过程，诸如读取自然对齐的存储器单元。执行操作通常需要一次事务处理但可能需要多次事务处理，如在延期回答的情况中，其中请求与回答是不同事务处理，或在软件期望为原子的非排成行的存储器操作。在这一实施例中，事务处理是在应答阶段期间从请求总线仲裁到事务处理(例如正常或隐含的写回应答)完成关于单个请求的一组总线活动。