[发明专利]具有场效应晶体管的半导体器件的制造方法

说明书

本发明涉及具有场效应晶体管的半导体器件的制造方法，在该方法中使用含有多晶硅(下文称做poly)的掺杂掩模，在半导体本体表面形成源区和漏区，随后提供介质层，对其进行如腐蚀或抛光等的材料除去处理，除去它的部分厚度，以便再次露出含多晶硅的掺杂掩模，此后通过选择性腐蚀步骤除去所述含多晶硅的掺杂掩模，随后导电层提供在介质层中的所得凹槽中，该导电层构成晶体管的栅极。例如可以从A.Chatterjee等人的IEDM 97 821/824页的文章“通过置换栅工艺制造亚100nm栅长度金属栅NMOS晶体管”中得知该方法。“置换栅工艺”能够使MOS晶体管具有以自记录方式制造的金属栅极，代替具有较高电阻的常规栅。

在已知的工艺中，以与标准CMOS工艺中的多晶硅栅相同的方式形成多晶硅的虚栅。形成源和漏区之后，淀积作为介质层的氧化层，此后借助化学机械抛光(以下称做CMP)将介质层的厚度降低到多晶硅。随后，通过选择性腐蚀除去多晶硅的虚栅。通过Al或W的金属栅填充氧化层中的所得凹槽。

在实践中现已发现该工艺的再现性很有限。特别是中止氧化层的化学机械抛光操的时间点变得很关键。如果CMP停止得太早，那么剩余的氧化物使得多晶硅很难除去。如果CMP工艺持续过长，那么最终要形成的栅极高度变得不定。

本发明的一个目的是特别提供一种具有良好再现性的“置换栅”工艺。为此，根据本发明在开始段落中介绍的那种类型的方法的特征在于以包括多晶硅的第一子层和第二子层的双层形式提供含有多晶硅的掺杂掩模，第二子层提供在第一子层上，由比多晶硅更耐材料除去处理的材料组成，相对于所述介质层可选择性地腐蚀该材料。本发明特别基于多晶硅有相当低的耐CMP的认识，这就是为什么中止CMP的时间点很关键的原因。根据本发明，通过在所述多晶硅上提供比多晶硅更耐腐蚀的另一材料层，当达到第二子层时显著降低了腐蚀速率。

根据本发明方法的一个重要实施例的特征在于由氧化硅形成所述介质层和由含有氮化硅的层形成第二子层。

通过下面参考实施例的说明，本发明的这些和其它方案将很显然。

在附图中：

图1到8为通过根据本发明的方法在器件的制造中各阶段的半导体器件的剖面图。

虽然以下借助单个MOS晶体管介绍了本发明，但对于本领域的技术人员来说显然这里介绍的工艺也可以用于制造现已公知的CMOS或BICMOS集成电路。

该器件包括一个半导体本体，在本例中由硅制成，但此外也可以由其它的合适半导体材料制成，半导体本体具有一个表面区域1，边界在表面上并且为第一导电类型，在本例中为p型(图1)。在表面区域1中，以通常的方式由场氧化物2限定有源区域。用例如氧化硅的薄层3覆盖有源区域，根据随后的工艺步骤，用或不用做栅介质。形成栅氧化物3之后，淀积双层，包括在一层多晶或非晶Si或Ge_xSi_1-x，以及多晶硅层上如氮化硅等的氮化层的第二层。以通常的光刻方式，由所述双层形成被氮化层5覆盖的虚栅4，此后通过较轻的P或As离子注入形成源/漏延伸区6。随后以现已公知的方式例如通过淀积和各向异性深腐蚀氧化硅层，在虚栅4的侧面形成间隔层7。接下来，分别形成源和漏区8和9，这些区域通过用P或S离子注入而被重掺杂。在下一阶段中，如图3所示，汽相淀积较厚的介质层10，在该例中为氧化硅；当然也可以使用其它合适的电绝缘材料。

随后，借助化学机械抛光(CMP)除去层10的一部分厚度。为此可以使用例如在氢氧化铵溶液中缓冲的氧化硅的浆料。当已达到氮化层5时，结束材料除去处理。由于在CMP步骤期间多晶硅层4保持由氮化物5覆盖，所述多晶硅没有受影响，由此显著地提高了工艺的再现性。在下一步骤中，如图5所示，通过例如在磷酸中的腐蚀，相对于氧化硅选择性地除去氮化硅层5。接下来，例如通过使用HBr+Cl₂的等离子体腐蚀选择性地除去多晶硅的层4，见图6。在工艺的该阶段，已得到的结构包括具有开口或凹槽部分13的较厚氧化层10，开口或凹槽部分相对于晶体管的源和漏区准确地对准。

优选，除去氧化层3，此后通过热氧化形成新的栅介质11。随后，以本身公知的方式施加金属层12，完全地填充凹槽部分13，见图7。金属层12可以由例如Al或W或其它合适的金属或多个金属的结合制成。在随后的步骤中，构图层12得到晶体管的栅极14。通过掩模进行所述构图，栅极的金属超出凹槽部分13并在氧化层10上延伸。然而优选在例如通过CMP处理中不使用掩模，以除去大多数的金属层12，使得形成的栅极14整个地置于氧化层10的凹槽中，如图8所示。

显然本发明不限于这里介绍的例子，对于本领域的技术人员来说在本发明的范围内可以有很多的变型。例如，代替氮化硅作为层5，也可以使用其它合适的材料或这些材料的结合，例如氮氧化物。