[发明专利]锁相环及其方法

说明书

本发明涉及锁相环(PLL)，更具体地讲是涉及具有低失真和利用直接数字调制的快速调谐的锁相环。

PLL是在无线系统中稳定压控振荡器(VCO)的输出相位所通用的。一般，PLL包括由控制环路所包围的VCO，该控制环路包括：用于由一个除数除VCO的频率的分频器，用于产生被分频的VCO信号与稳定的参考之间的相位差的电压或电流模拟的相位检测器和稳定的频率参考，用于从相位检测器的输出产生VCO控制电压的环路滤波器。直接数字调制的PLL通过改变分频器的除数导出VCO输出相位的调制。

在移动通信(GSM)标准的全球系统中，发射VCO必须在200μs条件下以优于90Hz的精度能够锁定100MHz的频率步进。这是由于需要当不使用时关断发射子系统和当重新开始时迅速接通时最小化电流消耗。更为重要的是，这一规范应满足温度和部件变化的整个范围。

直接数字调制是很合乎需要的，但是在这种环境下使用又是非常困难的。避免调制的失真或许是最困难的挑战。在GSM系统中，调制失真的测量是全局相位误差标准，它强加一个5°rms限制的调制相位失真。

为了实现调制相位的低失真，PLL环路滤波器必须对相位线性以及稳定性的通常设计标准、锁定时间和PLL带宽仔细地进行设计。

已调信号具有由调制带宽为特征的频谱。调制带宽是从信道中心的偏移的频率范围、在该带宽中存在着调制的频谱功率。在GSM系统中，调制带宽大约为100KHz。直接数字调制要求PLL带宽要大于该调制带宽，以避免在较高的偏移频率上调制内容的衰减。

直接数字调制PLL另外的成功完成的挑战是需要抑制不希望的寄生发射。在GSM系统中，输出的射频(RF)频谱由于调制必须在从载波的中心偏移200KHz处被抑制30dBC，和从载波的中心偏移400KHz处被抑制60dBC。GSM规范还要求在从信道中心偏移大于1.8MHz的频率上抑制发射，降低功率电平30dBm。这些对抑制发射的限制强加在PLL带宽的上限上。

当锁相环(PLL)必须在宽频率范围上快速调谐时，产生低调制失真，则要求宽的PLL带宽，和产生低寄生发射，则要求高的选择性，因此常规的环路滤波器组态是不能适应的。一种常规的II型PLL可以在宽频率范围上提供快速调谐，但是一般良好的选择性会导致调制精确度上的折衷。

因此希望提供一种改善的PLL。

图1是以方框图形式表示一种现有技术的II型PLL的部分电路示意图；

图2是以方框图形式表示一种经改进的PLL的电路示意图；

图3是以方框图形式说明一种经改进的PLL的可代替的实施例的电路示意图；

图4是以方框图形式表示另外一种经改进的PLL的可代替的实施例的电路示意图。

经改进直接调制锁相环(PLL)包括一个VCO。一个分频器具有连接到VCO的第一分频器输入端和接收包含除数序列的调制的第二分频器输入端。一个相位检测器具有连接到分频器以接收其输出的第一检测器输入端和接收一个参考输入的第二检测器输入端。一个调谐电路被连接到相位检测器和VCO，该调谐电路响应于可变直流参考电位，使得该调谐电路具有在调制频带上恒定的频率响应，因此，该PLL是具有低调制失真的I型PLL。

改进的PLL有非常低的调制失真和低寄生频谱发射。一些具体的优选实施例中，改进的PLL可以被使用在要求宽调谐范围和快速捕获的任何应用中，这些应用诸如是要求快速调谐和宽调谐范围的直接调制综合器。

一个优选GSM发射机是基于多累加器PLL综合器，该综合器产生所要求的用于以GSM为基础的高斯最小频移键控(GMSK)调制。在这样的发射机中，调制过程改变分频器的除数，而可变的除数序列是在多累加器序列发生器中产生的。PLL必须具有调制带宽的数量级的带宽的良好阻尼响应，这个带宽在诸如蜂窝电话的实现中例如可以是100KHz，以最小的失真通过所希望的调制。在示例性蜂窝电话应用中，该PLL还在400KHz的偏移上具有约20dB的衰减，以抑制在发射机频带的噪声和满足GSM规范对由于调制RF频谱输出的-60dBC衰减要求。

可能使用在GSM发射机的按照现有技术的II型PLL100(图1)包括：在输入端104接收参考相位和在输入端107接收反馈信号的相位检测器102。相位检测器产生输出信号，该信号是参考输入端104与反馈输入端107的相位差的电流模拟。相位检测器102的输出端被连接到调谐电路106。