[发明专利]具有叠置电容器和埋置字线的动态随机存取存储器

说明书

本发明涉及使用晶体管和存储电容器串联组合作为存储器单元的动态随机存取存储器(DRAM)，特别涉及由多个叠层在已形成有晶体管的半导体本体(衬底、芯片)上表面上形成存储电容器的那种DRAM。

以上介绍种类的(DRAM)已变为很重要的集成电路器件之一。此外，发展趋势是越来越大容量的存储器。要增加存储器的容量，重要的是增加密度并减小形成存储器使用的存储单元的尺寸。

在典型的DRAM中，存储器的存储单元以行和列排列在半导体本体(硅芯片、衬底)内，借助位线和字线，读入和读出各单元的二进制数(位)，位线和字线通常由覆盖在由介质层相互隔开的芯片表面上的导电层提供。

在DRAM的常见形式中，晶体管形成硅集成电路芯片中，由芯片的上表面上的多个叠层形成存储电容器。随着存储单元密度的增加，已很难将所述叠置的电容器设置在表面上，同时保持各电容器之间、电容器及位线和字线之间需要的电隔离，所有这些都争夺芯片表面上的空间。

本发明尝试通过将通常在半导体本体(衬底、芯片)表面上的字线埋置到半导体本体内来减少各电容器之间以及电容器与位线和字线之间空间的争夺。特别是，字线埋置在存储电容器和位线下面。通过如此设置字线而空余的空间可以用于增加仍处于半导体本体表面上空间内的存储电容器和位线的间隔。

在一个方案中，本发明致力于一种在DRAM中使用的新型存储单元，单元的特征在于字线埋置在硅芯片表面下并沿其侧壁和底部形成晶体管开关的导电沟道。此外，优选形式中，由芯片表面上的外延层形成电容器的下极板。

在装置的方面，本发明致力于一种包括与存储电容器串联的晶体管的存储单元，用在形成动态随机存取存储器的存储单元的阵列中。存储单元包括具有上表面、一种导电类型的半导体本体，第一和第二区域、半导体本体中的沟槽以及存储电容器。第一和第二区域与半导体本体的导电类型相反，适于作为晶体管的源和漏区。它们形成在半导体本体中，并由部分半导体本体隔开。每个源和漏的部分包括部分上表面。沟槽位于隔开区域之间中部的半导体本体区域内并包含导电的填充物。导电填充物的位置低于半导体本体上表面的位置，并由适于作为晶体管栅介质的材料层与半导体本体电隔离，包括上面覆盖的介质层。存储电容器位于半导体本体上，包括作为下极板的源区域上的导电层、适合于覆盖下极板的电容器介质的材料层、以及电容器介质上作为上极板的导电层。

从另一方面，本发明致力于制造具有大量分离结构的存储器。特别是，新工艺沿埋置在半导体本体表面下的字线侧壁和底部形成晶体管开关的导电沟道。因此，各沟道部分可以具有不同的阈值。此外，以不需构图各叠置层的方式，叠置的电容器形成在晶片的表面上和埋置的字线上。

在工艺的方面，本发明致力于一种包括晶体管和电容器的存储单元的形成方法，该方法包括以下步骤：在单晶硅片的表面部分内限定要形成晶体管开关的有源区域；在所述表面部分的中间区域内形成沟槽；用适合于作为晶体管栅介质的介质层作沟槽衬里；用适合于作为晶体管栅电极的导电材料部分填充沟槽到硅晶片上表面以下的位置；在沟槽上形成介质层填充沟槽基本上到硅晶片上表面的位置；在硅晶片内沟槽的相对侧形成源和漏区；在源区上形成适合于作为存储电容器介质层的层；以及在存储电容器的所述介质层上形成适合于作为介质的外极板的导电层。

通过下面结合附图的详细说明可以更好地理解本发明。

图1-11示出了根据本发明半导体本体(衬底、芯片、硅晶片)在其内形成一对存储单元的各阶段的剖面图；以及

图12、13和14示出了根据本发明DRAM的晶体管、存储电容器、字线和位线的示意性俯视图。

参考形成存储器的那部分半导体本体(芯片、衬底)更方便地介绍本发明，其尺寸足以形成一对存储单元。众所周知，通常大多数DRAM的处理在晶片规模上进行，之后，将晶片切割成单个DRAM的各芯片用于以后的处理步骤。

下面具体参考使用n沟道金属-氧化物半导体场效应晶体管(MOSFET)，也表示为绝缘栅场效应晶体管(IGFET)作为晶体管的存储单元的制备介绍工艺。为此，首先制备包括至少上表面10A的半导体本体(硅芯片、衬底、工件)10。在示例性的实施例中，半导体本体10为p导电类型的单晶，也可以为p导电类型和n导电类型衬底中的层或阱。此外，可以由在适当的衬底、硅或绝缘体上生长的外延层形成p型层。