[发明专利]总线,属于此总线的冗余总线系统和内传输信息的方法

说明书

本发明涉及用于高可扩展(skalierbare)多处理器系统的总线，使用此种总线的冗余总线系统，以及在该种冗余总线系统内传输信息的方法。

图1表示现有技术总线系统的一个方框图。参考标号1表示具有存储器部分A和B的存储器设备，参考标号2表示中央处理单元亦即CPU，而参考标号3表示在存储器设备1和中央处理单元2之间传输数据的总线。该总线通常由地址总线4，数据总线5和控制总线6组成。按照图1，在一个公共总线3上可连接多个中央处理单元2，此时中央处理单元2A和2B以同样方式访问存储器设备1A和1B。

图2示意性表示在按照图1的常规总线系统中的常规读写过程。这里，图2A表示读过程。通常首先施加中央处理单元2的地址寄存器中的各个存储器地址，该地址在每次传输后升高，直到传输完希望数目的数据。存储器地址的施加通过地址总线4实现。其次，中央处理单元2产生控制信号例如请求信号和读/写信号。该控制信号经由控制总线6向存储器1传输。然后中央处理单元2一直等待存储器1通过控制总线6返回一个就绪消息。然后数据可以从存储器1的各地址下读出。

图2B示意性表示向存储器1的写操作。写操作以和前述读过程相似的方式执行。

图3表示常规指令周期的原理图。一个在按照图1的常规总线系统中被处理的指令由寻址阶段A1，取址阶段B2和执行阶段C3组成。按照图3，在常规总线系统中首先由中央处理单元2在寻址阶段A1向存储器设备1发送一个地址。在取指阶段B2存储器设备1提供在寻址的存储器位置存在的数据字供使用，并可以由中央处理单元2接着通过数据总线5取到。在执行阶段C3处理从存储器设备1读出的数据。

然而，常规总线结构具有下面的缺点，即它特别在高可扩展多处理器系统中，亦即在具有灵活可扩展数目的中央处理单元2的总线系统中，通过总线的数据传输不充分，因为多个中央处理单元产生很大数目的总线存取。特别在其效能必须通过添加处理器可变为约10的幂的中继设备的场合，具有一个单元总线的常规总线系统将导致严重的困难。此外，一定不能允许单一硬件错误导致系统故障，因此需要备份。然而这样的冗余需求对于常规总线系统要求特别高的电路技术开销，此外引起运行时间问题和电路安排很少灵活性。为例如保证现有软件的兼容性，必须实现一个为所有处理器所用的大的公共存储器。其次该公共存储器必须以双份实现，以便在存储器系统出错时也可在逻辑上使用。

通常一个常规高可扩展多处理器系统使用一个在空间上分成部分的总线系统实现，其中每一处理器与两半冗余存储器A和B通过专门的总线组件和电缆插件都连接。除已提到的运行时间问题外，组件的开发开销很高，导致很高的制造成本和在设备支架上极大的位置需求。

图4表示具有地址总线4、数据总线5和控制总线6的常规总线的原理图。按照图4，地址总线4由多条地址线组成。数据总线5可以以相同方式由多条数据线组成，这些数据线例如具有一个数据字的宽度。按照图4，控制总线6由一条访问控制线亦即仲裁线，一条命令亦即指令线和一条传输就绪消息的线组成。

下面根据图4说明一个读周期。首先在脉冲1在地址总线4上放一个地址。在后继的脉冲2通过控制总线6请求访问权限和取下读指令。从现在起中央处理单元一直等待存储器1的就绪消息，直到其在控制总线6上被指示(脉冲6)。接着可以通过数据5在脉冲7到10读出数据。以同样的方式执行写周期，此时首先在脉冲11在地址总线4上放一个要写的地址，接着通过控制总线6控制访问权限和写指令，此时对写周期就绪消息相对快，例如在脉冲13出现。然后数据在脉冲14到16通过数据总线5写入存储器。然而，如图4明显示出，总线的占用时间由于很常的等待时间极高。这在代替通常通过总线进行块传输的“脉冲串”存取而执行单次存取的场合，例如在中继设备通常那样，这将导致极大的问题。大量的单次存取在现有技术下产生很高的总线占用时间，然而此时只有少量数据(非影线区域)被传输。

因此本发明的任务在于，实现一种用于高可扩展多处理器系统的总线，一种使用该种总线的冗余总线系统，以及在该种总线系统内传输信息的方法，其中总线占用时间和等待时间很小，并可以简单地和以低成本实现硬件。

该任务关于总线及其总线系统通过权利要求1和7的特征解决。关于冗余总线系统及其在该种总线系统中传输信息的方法的任务通过权利要求15和18解决。