[发明专利]带有绝缘环的沟槽式电容器和相应的制造方法

说明书

本发明涉及带有绝缘环的沟槽式电容器和相应制造方法。

集成电路(ICs)或芯片采用电容器存储电荷。这样的IC有如存储器IC中的动态随机存取存储器(DRAM)芯片。电容器中的充电水平(“0”或“1”)表示一位数据。

DRAM芯片包括用行、列互连的存储器单元阵列。典型的，行和列的连接就是指字线和位线。通过激活相对应的字线和位线从存储器单元读数据或向存储器单元写数据。

典型的，DRAM存储器单元包含连接到电容器的晶体管。这个晶体管包括两个被一个通道隔开的扩散区，扩散区上面是一个栅极。依赖扩散区之间的电流方向不同，分别代表漏极和源极。“漏极”和“源极”在这里可互换使用都是指扩散区。栅极连接到字线，扩散区中的一个连接到位线。另外一个扩散区连接到电容器。在栅极上加合适的电压导通晶体管，使电流在扩散区之间的通道流动，连接电容器和位线。关闭晶体管防止通道中的电流流动来切断这连接。

存储在电容器中的电荷由于电流泄露而随时间散失。在电荷散失到不确定的水平(低于阈值)时，节点必须被刷新。

对器件尺寸小型化的不断要求推动了DRAMs的设计，使其具有更大密度和更小特征尺寸和单元面积。生产占更小表面积的单元需要更小的元件如电容器。然而，更小电容器的使用减少了存储容量，反过来影响存储器件的性能和可操纵性。例如，读出放大器需要足够的信号水平来可靠的读出单元中的信息。存储容量和位线容量的比率是确定信号水平的关键。如果电容器太小，这比率也太小以致不能提供足够的信号。更小的存储容量需要更高的刷新频率。

在DRAMs中常用的一类电容器是沟槽式电容器。沟槽式电容器具有在硅衬底上形成的三维结构。提高沟槽式电容器的容量可以通过增加刻蚀深度来实现。这样提高沟槽式电容器的容量不会增加单元的表面积。

传统的沟槽式电容器包括一刻蚀在衬底上的沟槽。沟槽用n+掺杂的多晶硅填充作为电容器的电极(指存储节点)。任意地，电容器的第二个电极，就是指“掩埋板”，是从掺杂源外扩散n⁺掺杂物到沟槽底部周围的衬底区域形成的。n⁺掺杂硅酸盐玻璃如掺杂砷的硅酸盐玻璃(ASG)用作掺杂源。节点绝缘体由氮化物组成，用来分隔电容器的两电极。

在沟槽的上部，绝缘环防止节点连接处到掩埋板的电流泄露。沟槽上部的节点绝缘体，是形成环的地方，在形成环之前被去除。氮化物的去除防止沿环的垂直泄露。

可是，氮化物层上部的去除在环底部与节点绝缘体上边之间引起了过渡针孔。这些针孔降低了节点绝缘体的质量并成为沟槽电荷泄露的主要原因。这也减少了沟槽电容器的保持时间，不利地影响了其性能。

为了防止针孔的形成，提出了两步沟槽刻蚀工艺。首先，沟槽用反应离子刻蚀(RIE)部分刻蚀到环的深度。RIE要求选择硬的刻蚀掩模。用于RIE中的代表性的化学成分包括，例如NF₃/HBr/He/O₂。然后淀积氧化物层并刻蚀形成沟槽侧壁上的环。刻蚀是RIE，对硅有选择性，用CHF₃/He/O₂，CHF₃/Ar，C₄F₈/Ar或CF₄化学成分。沟槽余下的部分在形成环以后刻蚀。节点绝缘体在环上和沟槽侧壁的下部形成。这样的方法消除了去除节点绝缘体的上部的必要，防止了针孔的形成。

尽管这样的两步法形成沟槽可有效防止针孔的形成，但第二步RIE步骤去除硅会引起环的过度侵蚀。环的缺陷会引起泄露。而且，环作为第二步RIE沟槽刻蚀的硬刻蚀掩模，使沟槽的下部直径等于环的内圆周的直径。因而，沟槽的下部比上部小，沟槽上部直径等于环的外圆周的直径。因为这样减少了电容器的容量，所以是不希望的。

从而，本发明的目的之一就是提供一种改进的沟槽电容器，带有绝缘环用以减少电荷泄露和提高容量。另一个目的是提供相应的制造方法。

对于本发明，该目的是通过一个权利要求1所定义的带有绝缘环的沟槽电容器实现的。而且，该目的是通过权利要求8所定义的方法实现的。

优选实例列于各自的权利要求中。

本发明的方法与已知的方法相比，具有显著的优点，它提供了一个同时制造环和掩埋板的简化过程，这样大大降低了制造成本。掩埋板对于环的下部能自调节。而且，节点绝缘体的可靠性提高了，因为节点绝缘体是在环和掩埋板形成之后形成，并从沟槽的底部向上连续延伸到环的上部，因而，防止了环的底边上针孔的形成。