[发明专利]控制多电压发生器芯片中各电压发生器的电路

说明书

本申请与1998年3月27日提交的序列号为60/079717的临时申请有关，并由该临时申请引出，本申请和临时申请有着相同的发明人和受让人。

本发明涉及控制在诸如动态随机存取存储器之类的芯片中所使用的多电压发生器系统各阶段操作的电路

现代的芯片诸如动态随机存取存储器(DRAM)芯片需要由多个发生器在该芯片上产生许多不同的电压，在各个操作阶段期间必须控制这些发生器的启动时间顺序。

1994年6月7日公布的美国专利5319601(Kawata等人)披露了一种DRAM的电源启动电路，其中使在电源接通之后过渡电压的上升时间很短，并且使电流消耗保持在低水平。该电源电路包括一个监测外加电源电压何时达到预定电压并且产生第一和第二检测信号的上电检测电路，和产生内部电源电压的内部电源电路。该电源电路还包括根据外部电源电压产生第一过渡电压并将之送往过渡电压供电节点的第一过渡电压产生电路。当产生第一检测信号并且第一过渡电压达到预定数值时，第一过渡电压产生电路停止第一过渡电压向过渡电压供电节点的提供并终止过渡电压产生功能。第二过渡电压产生电路根据内部电源电压产生第二过渡电压并且当第二检测信号产生时，将第二过渡电压送往供电节点。第一过渡电压产生电路的驱动能力高于第二过渡电压产生电路，这使得电源接通之后过渡电压的上升时间有可能缩短，同时也降低了总的电流消耗。

参看图1，图中所示为现有技术的发生器控制电路10的框图，该电路用于控制在例如DRAM之类的芯片中产生电压的发生器，电路10分别包括上电电路20，由参考电压发生器(REF.VOLT.)23和一组电压发生器(未示)组成的发生器系统(GENERATORS)22，初始化电路24，上拉电路26，以及第一和第二或门电路28和30。应当理解的是，上拉电路26和第一及第二或门电路28和30包括一或多个这样的电路或者门，这些电路或者门取决于上拉电路26和或门电路28和30所接收和并行处理的信号数量。

上拉电路26接收来自相关芯片上键合区(bondpad)和测试区(testpad)的信号。在上拉电路26中，当输入区未被连接的时候输出信号被缺省上拉至逻辑高电平(逻辑“1”)，而当从上述区或连接处接收到输入信号时则输出逻辑“0”。来自上拉电路26的输出信号在第一或门电路28中与经相关初始化电路24初始化的测试模式寄存器信号逻辑组合。从第一或门28输出的信号与上电电路20的第一输入端以及发生器系统22相耦合。测试模式寄存器信号还在相关的初始化电路24中初始化，然后耦合至发生器系统22。来自相关芯片上熔丝(fuse)处(未示出)的信号在相关初始化电路24中初始化，并且耦合至发生器系统22的参考发生器23中。熔丝信号还以逻辑方式与输入测试模式寄存器信号在第二或门电路30中组合，然后耦合至发生器系统22。上电电路20自第一或门电路28接收输出信号，自初始化电路接收各信号，产生输出控制信号并将之送往初始化电路24以及发生器系统22的各发生器。发生器系统22包括含有参考发生器23在内的一组电压发生器，它接收外部电压(VEXT)、系统信号(SYS、SIGS)，还从第一和第二或门电路28和30、初始化电路24以及上电电路20接收信号，并且产生送往初始化电路24的输出信号和相关芯片上远程电路所要求的各种电压(未示)。

为了控制这些发生器的操作，在发生器功能中引入了许多逻辑控制电路，这些发生器功能依常规是由分散在整个发生器系统22内位于各独立发生器单元(未示)中的本地逻辑电路(未示)执行的。常规发生器系统22是工艺发展的结果，在这种发生器系统中一旦添加了新的电压电平和相关的发生器单元，或者控制官能需要改变，就需要在本地添加附加的逻辑电路。

希望能够提供一种电路，在该电路中采用对芯片上电压发生器的控制，得以避免将逻辑电路分散在整个发生器系统中，而且具有一定的灵活性能够适应任何在将来对发生器系统或芯片作修改时所需要的变化。

本发明涉及一种电路，这种电路被用于控制动态随机存取存储器(DRAM)和其它存储器中采用的电压发生器系统的各种模式，这些存储器由一组能产生该存储器所需的各种电压的发生器单元组成