[发明专利]光电晶体

说明书

本发明有关于一种光电晶体，特别是一种抗打线应力的光电晶体。

请参阅图1及图2，其为习知光电晶体的晶粒结构的示意图，其中基板包括有一集电极区11(简称C极)、一基极区12(简称B极)及一发射极区13(简称E极)，其中集电极区11连接一集电极接点111于基板底面，基板区12全覆盖于集电极区11上，其上端连接有一金属的基极接点121于基板表面，发射极区13设于基极区12的区域内上方，其上端亦连接有一金属的发射极接点131于基板表面，其余部位则覆盖绝缘层14。

上述晶粒在封装成晶体时，发射极接点131作为打线连接至外接点用，基极接点121不打线，仅作为测试用，如上述习知的光电晶体之的晶粒在封装时存在以下缺点：

由于发射极接点131打线时所产生的打线应力会造成发射极与基极接合面101(简称E-B接合面)及集电极与基极接合面102(简称C-B接合面)损伤，造成光电晶体的H_fe值降低，使得光电晶体的感光度降低，甚至造成漏电流(Iceo)及击穿电压(BVceo)失效；由于打线应力的不良影响，使得晶粒在封装上不良品率甚高，严重影响产品质量。

因为E-B接合面101及C-B接合面102为基板较脆弱的部位，因此，如何避免在封装打线时受到损伤即为本发明要解决的重点问题。

本发明的主要目的在于提供一种抗打线应力的光电晶体，藉由避开打线点下方的E-B接合面及C-B接合面，来达到避免封装时打线应力损伤到E-B接合面及C-B接合面，以提高产品的合格率。

为达到上述目的本发明采取如下措施：

本发明的光电晶体，包括一基板，基板上设有：

一集电极区，电连接一集电极接点于基板底面；

一基极区，覆盖于集电极区上，其上端电连接有一基极接点于基板表面；

一发射极区，设于基极区区域内上方，其上端电连接一发射极接点于基板表面；

其特征在于：

发射极接点自中心延伸一打线面积，打线面积的正下方的基板全部为集电极区，打线面积与集电极区之间设有一绝缘层。

其中，所述发射极区可形成环状区域，与发射极接点打线面积的外环区域电连接。

其中，所述发射极区可形成半圆环状区域，设于基板的一角落位置，其两端接近于基板边缘，发射极接点对应发射极区及基极区部位为连接面积，与发射极区电连接，其余为打线面积。

与现有技术相比，本发明具有如下效果：

藉由以上构造，当在封装时，自打线面积打线，由于打线面积下方全部为集电极区，故打线应力不会损伤到E-B接合面及C-B接合面，可提高产品的合格品率，稳定控制产品的质量。

结合较佳实施例及附图对本发明详细说明如下：

附图简单说明：

图1：习知光电晶体中晶粒的上视图。

图2：习知光电晶体中晶粒的剖面图。

图3：本发明第一较佳实施例的上视图。

图4：本发明第一较佳实施例的剖面图。

图5：本发明第二较佳实施例的上视图。

图6：本发明第二较佳实施例的剖面图。

图7：习知产品的感光度测试数值的曲线图。

图8：本发明第一较佳实施例的感光度测试数值的曲线图。

请参阅图3及4，其为本发明第一较佳实施例的示意图，其中基板上设有：一集极区2、一基极区3、一发射极区4，其中：

集电极区2，电连接一集电极接点21于基板底面。

基极区3，覆盖在集电极区2上，其上端电连接有一基极接点31于基板表面，与集电极区2接合面为C-B接合面201。

发射极区4，设于基极区3的区域内上方，与基极区2接合面为E-B接合面202，其上端亦电连接一发射极接点41于基板表面，其中发射极接点41自中心向周边延伸一圆形的打线面积411，打线面积411的外环为连接面积412，打线面积411的正下方的基板全部为集电极区2，打线面积411与集电极区2之间设有一绝缘层203，发射极区4形成一圆环状区域，并与发射极接点41的连接面积412电连接。

藉由以上构造，由于打线面积411正下方全部为集电极区2，未设有一发射极区4及基极区3，所以没有E-B接合面202及C-B接合面201，故在封装时，自打线面积411打线时，打线应力不会损伤到E-B接合面202及C-B接合面201，可提高产品合格率及稳定控制产品质量。