[发明专利]匹配滤波器和信号接收装置

权利要求书

1．一种匹配滤波器，用于计算连续的模拟输入信号和由一系列1位数据组成的扩展码之间的相关，包括：

一个模拟数字(A/D)转换器，用于把所述模拟信号转换成数字数据；

一个或多个数据保持装置，分别具有用于在其中保持所述数字数据的多级；

一个乘数提供装置，用于提供所述扩展码；

多个与所述级对应的″异或″电路，每个″异或″电路计算所述数字数据之一和所述1位数据之一的″异或″运算；和

一个模拟加法器，用于将所述″异或″运算结果相加。

2．根据权利要求1所述的匹配滤波器，其中，

设置多个所述数据保持装置；

所述A/D转换器响应与所述数据保持装置的数量对应的多个抽样速率的抽样时钟接收所述模拟信号；

依次选择每个所述数据保持装置，以便向所述″异或″电路输出所述模拟信号；和

所述模拟加法器将与所选择的所述数据保持装置对应的所述″异或″运算结果依次相加。

3．根据权利要求2所述的匹配滤波器，其中，

每个所述数据保持装置是多个数据寄存器，该寄存器与所述抽样时钟同步，连续和循环地接收所述数字数据；

所述多个数据保持装置与所述A/D转换器并联，并依次选择所述数据保持装置之一，以便与所述抽样时钟同步地接收所述数字数据；和

每个所述乘数提供装置是一个移位寄存器，该寄存器与所述抽样时钟同步地移位和循环所述扩展码，以便保持所述数字数据的顺序和所述扩展码的顺序之间的关系。

4．根据权利要求2所述的匹配滤波器，其中，

每个所述数据保持装置是一个移位寄存器，该寄存器与所述抽样时钟同步地接收和移位所述数字数据；

所述乘数提供装置包括一个用于保持所述扩展码的寄存器。

5．根据权利要求2所述的匹配滤波器，其中，

所述数字数据是一个带符号的数字数据，具有指示所述模拟信号的正和负的符号位；和

由所述符号位和所述扩展码的″异或″运算计算具有两个状态的部分信号(section signal)；和    

所述模拟加法器从与所述部分信号的一种状态对应的″异或″运算之和减去与所述部分信号的另一种状态对应的″异或″运算之和。

6．根据权利要求2所述的匹配滤波器，其中所述乘数提供装置包括多个乘数保持装置，乘数保持装置保持不同的扩展码，并选择乘数保持装置之一，以便向所述″异或″电路提供所述扩展码。

7．根据权利要求6所述的匹配滤波器，其中以时间共享方式选择所述多个乘数保持装置，所述模拟加法器以时间共享方式与所述乘数保持装置的所述选择同步地计算一个和数。

8．根据权利要求3所述的匹配滤波器，其中一个或多个所述乘数保持装置输出与所述顺序移位一级的所述扩展码，以保持所述关系。

9．根据权利要求3所述的匹配滤波器，其中每个所述″异或″电路根据所述数字数据和所述扩展码的所述″异或″运算结果输出从外部提供的高电平或低电平电压。

10．根据权利要求2所述的匹配滤波器，其中每个所述″异或″电路根据多个所述″异或″运算结果输出从外部提供的多个电平电压。

11．根据权利要求3所述的匹配滤波器，其中所述模拟加法器包括多个模拟副加法器，每个副加法器与来自所述″异或″电路的所述输出位的加权之一对应，每个所述副加法器把所述对应加权的所述位相加，所述模拟加法器进一步包括一个加权加法器，用于对所述副加法器的所述输出加权，并将它们相加。

12．根据权利要求3所述的匹配滤波器，其中所述模拟加法器包括多个加权加法器，用于对所述″异或″电路的所述输出加权，并将它们相加，和一个加法器，用于把所述加权加法器的输出相加。

13．根据权利要求3所述的匹配滤波器，其中所述模拟加法器包括一个电容耦合，该电容耦合包括多个其输入端连接到输入电压的电容，一个倒相放大器，倒相放大器的输入端共同连接到所述电容的输出端，和一个连接在所述倒相放大器的一个输出端和所述输入端之间的反馈电容，从而进行所述的加权相加和所述的求和运算。