[发明专利]错误推测之后的指令再执行的管道外部跟踪缓冲器

权利要求书

1．一种处理器，包含：

一个执行指令的执行管道，其中至少有些指令是推测性地执行的；和

一个在执行管道外部的用于存放指令的跟踪缓冲器，其中，跟踪缓冲器中与推测错误相关的指令要在执行管道中被再执行。

2．权利要求1的处理器，其中，某些指令在它们结束在指令管道中的执行时要受到初始弃置，但这些指令一直留在跟踪缓冲器中，直到最终弃置。

3．权利要求1的处理器，进一步包含最终弃置逻辑，用于通知跟踪缓冲器释放存放要被最终弃置的指令的项。

4．权利要求1的处理器，其中，执行管道可用于共享资源多线程操作。

5．权利要求1的处理器，其中，跟踪缓冲器是第一个跟踪缓冲器，处理器进一步包含另外的跟踪缓冲器，其中，这第一个和另外的跟踪缓冲器存放来自不同线程的跟踪。

6．权利要求1的处理器，其中，执行单元包括一个寄存器重命名单元，跟踪缓冲器提供伴随被再执行指令的控制位。

7．权利要求6的处理器，其中，根据被再执行指令和控制位的状态，寄存器重命名单元旁路对该指令的相关寄存器的重命名。

8．权利要求6的处理器，其中，根据被再执行指令和控制位的状态，寄存器重命名单元(1)进行寄存器重命名；(2)旁路重命名，转而使用来自跟踪缓冲器的一个物理寄存器标识号；或者(3)把来自跟踪缓冲器的某个值作为常数使用。

9．权利要求1的处理器，其中，执行管道包括一个包含存储缓冲器和加载缓冲器的存储器顺序缓冲器(MOB)。

10．一种处理器，包含：

一个执行指令的执行管道，其中至少有些指令是推测性地执行的；和

一个在执行管道外部的用于存放指令的跟踪缓冲器和指令执行的结果，其中，至少部分指令在管道中执行后受到初始弃置，并保留在跟踪缓冲器中直到最终弃置。

11．权利要求10的处理器，进一步包含检测指令执行中的推测错误的检测电路。

12．权利要求10的处理器，其中，至少有一部分检测电路包含在跟踪缓冲器内。

13．权利要求10的处理器，进一步包含检测指令执行中的推测错误的检测电路和触发与推测错误相关联的指令的再执行的再执行触发电路。

14．权利要求10的处理器，其中，执行管道包括一个用于存放加载和存储指令的存储器顺序缓冲器(MOB)，其中，加载和存储指令不会受到初始弃置，而是一直留在存储器顺序缓冲器中，直到最终弃置。

15．权利要求10的处理器，进一步包括一个用于存放加载和存储指令的存储器顺序缓冲器，其中，可以再执行跟踪缓冲器中的指令以更正误推测，并且其中的执行管道包含一个重命名/分配单元，该单元在加载或存储指令初次通过管道时在MOB分配各项，但是当指令被再执行时不重新分配该项。

16．权利要求10的处理器，其中的跟踪缓冲器是执行管道外部的用于存放各线程的跟踪的多个跟踪缓冲器的其中之一，其中，执行管道并行执行至少一些部分的线程，其中至少一个线程从属于至少另一个线程。

17．权利要求10的处理器，进一步包含最终弃置逻辑，其中跟踪缓冲器内的指令是在最终弃置逻辑的控制下被最终弃置的，但是某些指令可在指令管道中的执行之后被初始弃置。

18．权利要求10的处理器，跟踪缓冲器包含一个指令队列阵列。

19．权利要求1的处理器，进一步包含一个解码器，其中，执行管道和跟踪缓冲器同时从解码器接收指令。

20．一种处理器，包含：

一个执行指令的执行管道，其中至少有些指令是推测性地执行的；和

一个在执行管道外部的用于存放指令的跟踪缓冲器，其中，可以根据所检测到的误推测而再执行跟踪缓冲器中的指令，其中，指令留在跟踪缓冲器中，直到确定指令得到正确地执行。