[发明专利]半导体集成电路器件、其上存储了单元信息库的存储媒质、以及半导体集成电路的设计方法

说明书

本发明涉及到半导体集成电路器件，确切地说是涉及到适合于高速低电压运行的半导体集成电路器件以及其上存储了单元信息库的存储媒质。

在当今制造的半导体集成电路器件中，广泛地使用了各具有高集成度和低功耗特点的MOSFET。MOSFET具有决定FET开关特性的阈值电压。为了提高驱动能力和改进电路的运行速度，需要将阈值电压设定为低的数值。

但当阈值电压被设定成过低的数值时，如1993 Symposium onVLSI Circuits Digest of Technical Papers，pp．45-46(May)1993所述，会出现由MOSFET的亚阈值特性(尾部特性)造成的MOSFET无法完全关断、亚阈值电流(以下采用“漏电流”)升高从而功耗很大的问题。

通常，为了提高MOSFET的阈值电压，已经采取了一些方法，其中采用更厚的栅氧化物或在栅氧化膜下方提供更高的杂质密度。换言之，在设计由MOSFET构成的半导体集成电路器件的过程中，首先考虑所希望的工作频率和功耗，然后确定阈值电压，最后确定半导体制造过程中的工艺条件。

半导体集成电路器件中的MOSFET通常具有恒定的阈值电压。但根据近年提出的一个发明，如IEEE International Solid StateCircuits Conference Digest of Technical Papers，pp．166-167，1996所述，已经提出了一种半导体集成电路，其中衬底的偏置电压根据工作状态是待机或运行而改变，从而控制MOSFET的阈值电压。

根据发表的未经审查的日本专利申请No．Hei 8-274620，提出了一种方法，在由多个功能块构成半导体电路的情况下，在各个功能块中独立地选择衬底偏置电压，并在高速运行很重要的功能块中提供具有低阈值电压的MOSFET，而在高速运行不重要的功能块中提供具有高阈值电压的MOSFET。

在IEEE Journal of Solid-State Circuit，Vol．30，No．8，pp．847-854，August 1995中提出了另一个建议，即在电路中提供电源馈线和伪电源馈线，并在其间安置开关MOSFET，其中主电路被馈以来自伪电源馈线的电源电压并处于待机状态，借助于关断开关MOSFET而使主电路不被馈以电源电压，从而实现低功耗。在此论文中还提出，开关MOSFET比之构成主电路的MOSFET具有更高的阈值电压，以便在运行工作条件下开关MOSFET保持开启状态同时不起开关作用。

如上所述，在现有技术中已经提出了借助于根据工作状态是待机或运行而改变衬底偏置电压；或者在各个功能块中独立地选择衬底偏置电压，并在高速运行很重要的功能块中提供具有低阈值电压的MOSFET，而在高速运行不重要的功能块中提供具有高阈值电压的MOSFET，来控制MOSFET的阈值电压。

此外，在现有技术中提出了，在运行中不要求开关速度的特定MOSFET中使用高阈值电压。但在MOSFET的阈值电压在待机状态被均匀地提高，在运行状态又被均匀地降低的方法中，为了确保运行工作状态的高速工作，无法避免漏电流造成的功耗的上升。此外，本发明的发明人通过其进行的研究已经发现，即使在同一个功能块中，在各个逻辑门中的不同的逻辑门中，也存在着必须的运行速度不同的情况。

图11示出了工作在100MHz下的半导体集成电路中的触发器之间的路径中的延迟的频率分布。横轴用来绘出路径中的延迟数值，而纵轴表示分别对应于延迟数值的路径的数目。为了在100MHz下工作，整个路径中的延迟数值的频率分布必须如图中所示的频率分布(1)那样被限制在小于10nsec的延迟数值的范围内。当半导体集成电路的运行速度为125MHz时，整个路径必须在小于8nsec的延迟数值的范围内。为了满足这一条件，根据现有技术，有二种选择；一是改变工艺条件，另一是借助于改变衬底偏压源而均匀地降低构成电路的MOSFET的阈值电压。

结果，例如，延迟数值如图11的频率分布(2)那样被改变。但此时，漏电流产生的功耗提高了，并出现了不满足对功耗提出的所需条件的危险。此外，在要求进一步降低功耗的情况下，根据现有技术，也有二种选择；一是改变工艺条件，另一是借助于改变衬底偏压源而均匀地提高构成电路的MOSFET的阈值电压。结果，延迟数值的分布例如像频率分布(3)那样被改变。亦即，运行速度被降低，从而无法实现100MHz。

因此，必须折中确定是运行速度更重要还是功耗更优先。