[发明专利]接收信号相位检测电路

权利要求书

1.一种接收信号相位检测电路，包括：

帧同步信号捕获装置，用于从一个已解调基带信号捕获一个帧同步信号；

提取装置，用于在一个码元流与由帧同步信号捕获装置捕获和再现的同步信号的比特流相一致的定时，从一个已解调基带信号提取出在帧同步信号的周期内的码元流；以及

累积加/减平均电路，由提取装置提取出的码元流被输入到该电路，其中，当再现同步信号的比特流中的一个比特是逻辑“1”时，由提取装置提取的码元流中的相应码元被增加，而当再现同步信号的比特流中的一个比特是逻辑“0”时，由提取装置提取的码元流中的相应码元被减少，对预定期间内累积加/减的结果进行平均，

其中，根据累积加/减平均电路的输出确定一个接收信号相位。

2.一种接收信号相位检测电路，包括：

帧同步信号捕获装置，用于从一个已解调基带信号捕获一个帧同步信号；

提取装置，用于在一个码元流与由帧同步信号捕获装置捕获和再现的同步信号的比特流相一致的定时从一个已解调基带信号提取出在帧同步信号的周期内的码元流；以及

0°/180°相位旋转装置，由提取装置提取出的码元流被输入到该装置，当再现同步信号的比特流中的一个比特是逻辑“0”时，在一个相应码元上执行了180°相位旋转之后，输出由提取装置提取的码元流的相应码元，而当再现同步信号的比特流中的一个比特是逻辑“1”时，不执行由提取装置提取的码元流中的相应码元的相位旋转，而直接输出该相应码元；

累加平均电路，用于对预定期间内0°/180°相位旋转装置的输出进行求和与平均；

相位旋转电路，用于按照(22.5°+45°×n)对累加平均电路的输出执行相位旋转，其中n是从n＝0到7中选择的一个整数；以及

相位确定电路，用于确定相位旋转电路的输出的相位。

3.一种接收信号相位检测电路，包括：

帧同步信号捕获装置，用于从一个已解调基带信号捕获一个帧同步信号；

提取装置，用于在一个码元流与由帧同步信号捕获装置捕获和再现的同步信号的比特流相一致的定时，从一个已解调基带信号提取出在帧同步信号的周期内的码元流；

累积加/减平均电路，由提取装置提取出的码元流被输入到该电路，其中，当再现同步信号的比特流中的一个比特是逻辑“1”时，增加由提取装置提取的码元流中的一个相应码元，而当再现同步信号的比特流中的比特是逻辑“0”时，减少由提取装置提取的码元流中的相应码元，对预定期间内累积加/减的结果进行平均；

相位旋转电路，用于按照(22.5°+45°×n)对累积加/减平均电路的输出执行相位旋转，其中n是从n＝0到7中选择的一个整数；以及

相位确定电路，用于确定相位旋转电路的输出的相位。

4.一种接收信号相位检测电路，包括：

帧同步信号捕获装置，用于从一个已解调基带信号捕获一个帧同步信号；

相位旋转电路，用于按照(22.5°+45°×n)对一个已解调基带信号执行相位旋转，其中n是从n＝0到7中选择的一个整数；

提取装置，用于在码元流与由帧同步信号捕获装置捕获和再现的同步信号的比特流相一致的定时，从相位旋转电路的输出中提取出在帧同步信号的周期内的码元流；

累积加/减平均电路，由提取装置提取出的码元流被输入到该电路，其中，当再现同步信号的比特流中的一个比特是逻辑“1”时，由提取装置提取的码元流中的一个相应码元被增加，而当再现同步信号的比特流中的该比特是逻辑“0”时，由提取装置提取的码元流中的相应码元被减少，对预定期间内累积加/减的结果进行平均；以及

相位确定电路，用于确定累积加/减平均电路的输出的相位。

5.一种接收信号相位检测电路，包括：

帧同步信号捕获装置，用于从已解调基带信号捕获帧同步信号；

相位旋转电路，用于按照(22.5°+45°×n)对一个已解调基带信号执行相位旋转，其中n是从n＝0到7中选择的一个整数；

提取装置，用于在一个码元流与由帧同步信号捕获装置捕获和再现的同步信号的比特流相一致的定时，从由相位旋转电路进行了相位旋转的已解调基带信号中提取出在帧同步信号周期内的码元流；

码反转装置，由提取装置提取出的码元流被输入到该装置，只有当再现同步信号的比特流中的一个比特是逻辑“0”时，才反转由提取装置提取出的码元流中的一个相应码元的代码，并在反转之后输出该相应码元；

相位确定电路，用于确定码反转装置的输出的相位；

格雷码变换器，对相位确定电路的输出执行格雷码变换；

择多确定装置，用于接收格雷码变换器的输出，并执行择多确定；以及

二进制码变换器，用于对择多确定装置的输出执行二进制码变换，

其中，将二进制码变换器的输出用作为一个接收信号相位旋转角度信号。