[发明专利]用于产生无时间均值二进制信号的设备和方法

说明书

本发明涉及用于根据输入信号产生无时间均值二进制信号的设备和方法。

限制器的目标为将模拟输入信号的连续电压域划分成两个区域并产生表明模拟信号位于两个区域中哪一个的数字输出信号。所述数字输出信号按定义必须具有极短的过度时间。这样，限制器还可以被看做陡放大器，因为缓慢变化的输入信号导致切换很快的输出信号。

本文中的数字信号的含意为该信号只具有两个二进制信号电平中的一个，并且这两个电平之间的切换时间是可忽略的。这样，模拟的输入信号意味着输入信号并不满足上面提到的两条准则。然而，信号中包含的信息却可以是数字型的。例如，基于在变换时已经失真和/或被加入噪声的已发射数字信号，模拟输入信号可以被看做接收机中的数据信号。通过对该数据信号的适当限制，可以获得发射信号的估计值。然而，在这里重要的是上面提到的所述两个区域之间的分界线恰好位于为数字输出信号正确提供较高或较低电平的电平上。

发射数据信号一般被编码使得信号在基本上50％的时间内达到高电平。实现该准则的信号可以说是无时间均值的。模拟信号的无时间均值一般由直流电压分量为零来定义，这意味着零线以上的面积等于零线以下的面积。二进制信号的无均值可以用不同的方法定义。然而，在下面的描述中，当二进制信号的DC分量在该二进制信号可以具有的两个电平之间时，该二进制信号是无时间均值的。

针对无时间均值二进制信号情况的另一个例子是，从一个重复性信号开始，人们希望产生一个时钟信号，例如出于同步的目的，其中所述的时钟信号将表现出50％的脉冲比，并具有与该重复性信号相同的频率。

这种模拟信号的二进制化常常被用于完全数字的环境。在主要具有数字特性的应用中，用于根据模拟输入信号产生无时间均值的二进制时钟信号的电路经常是该应用中唯一的模拟型电路。因此，能够在同样的数字处理中实现该模拟电路是很理想的。采用MOS场效应晶体管来实现电阻和电容的可能性以及以数字CMOS处理来产生模拟型电路的可能性是众所周知的。其中的一个问题是，这里获得的电阻和电容几乎不可能获得更高的精度。此外，以足够的线性来实现模拟组件也是一个问题。在较大电压范围内保持线性的电容和高阻抗性电阻在当前技术条件下是很难获得的。对于CMOS电路，具有高线性度的电容可以通过使用两个用于电容盘的多晶硅层来实现，其中的电容盘包括晶体管在栅极处的输入电容。然而，集成数字电路中使用的标准CMOS处理器并不使用这种多晶硅层。用于获得高线性度电容的另一可选方法是使用多晶硅/金属或金属/金属电容。然而，因为多晶硅层和金属层之间的距离或金属层与金属层之间的距离远远大于两个多晶硅层之间的距离，这些电容的面积常常有十倍大。

US-A-4 963 872给出一个采用反馈的二进制化电路用于产生无均值二进制信号，其中二进制化后的信号被与分频器产生的无时间均值的参考二进制信号比较，所述的参考信号与二进制化的信号具有相同的电平。该参考信号经过很强的低通滤波使得滤波后的信号被认为对应于参考信号的均值，然后所述滤波后的信号被从二进制化信号中减去。所获得的信号被模拟积分器积分并反馈回电路的输入端，在此，该信号被从模拟输入信号中减去。然后，通过与快速阈值相比的结果可以获得二进制化的信号，采用如下办法，如果校正后的信号超过了阈值，那麽二进制化信号达到一个很高的电平，如果该校正信号低于阈值，那麽二进制化信号达到一个很低的电平。因此，反馈环将会以这样一种方法调整，即，二进制化信号的均值达到与参考信号相同的电平。由于参考信号是无时间均值的，二进制化信号将因此也几乎是无时间均值的。

然而，所揭示的电路需要线性元件。非线性元件造成到理论值之间的偏差，使得二进制化输出信号中存在误差。因此，该电路难以用数字CMOS技术实现。

在将流入模拟信号二进制化时，如上面提到的，最好在不需要电路中元件的绝对线性化的条件下能够得到一个无时间均值信号。本发明的目标在于解决上面提到的问题。

通过在反馈环中根据输入信号产生一个二进制信号，该问题被解决。该信号，也可以是电路的输出信号，被第一滤波器进行低通滤波，此后与无时间均值的参考信号比较同时形成差值信号，其中的参考信号以第二滤波器进行低通滤波。所获得的差值信号被反馈回电路的输入端。就滤波器特性中可能的非线性而言，第一和第二滤波器基本上是相同的。因此，在所产生的二进制信号的时间均值中到无时间均值之间的可能偏差被最小化。