[发明专利]具有总线的电子装置

说明书

本发明涉及一种具有用于互连多个站的总线的电子装置。

I2C总线是用于连接多个集成电路站的总线的一个例子。I2C总线在由菲利普半导体公司1994年出版的“Data HandbookIC20：80C51-based 8-bit microcontrollers”第1141-1159中描述了。I2C总线包括由时钟信号导体和数据信号导体构成的总线，并能够由在时钟信号导体上的时钟信号同步通过数据信号导体进行数据通信。

在数据传输之前或在数据传输之间，和总线相连的站必须执行判优协议确定哪个站占据总线。在判优期间，在数据信号与/或时钟信号上的信号的逻辑值是一个由参加判优的不同的站的布线的逻辑函数。

在I2C总线的情况下，站以这样的方式控制时钟信号导体上的逻辑值，使得最慢的站确定时钟速度，并且这些站试图把自己的信息通过和时钟信号同步的布线逻辑写到数据信号导体上。这使得这些参加的站能够由数据信号导体上的逻辑值判断它们是否在判优中取胜；如果一个站不能成功地写入本身的信息，则该站判优失败。失败的站则停止参加判优，因而最终只有取胜的站保持有效。

关于布线逻辑操作，负载电路被连接于数据信号导体和时钟信号导体，并且每个站含有下拉晶体管，用于按照判优协议的要求相对于负载电路下拉这些导体的电位。

负载电路例如含有被分别连接在数据信号导体和时钟信号导体之间的电阻以及电源连接。还已知使一个电流源和这种电阻并联连接，并且一旦电阻足够地上拉有关导体上的电位时，则接通该电流源。

按照由负载电路对总线导体的电容充电所需的时间，负载电路电流源的容量和总线导体的电容一道决定可以通过总线交换的数据的速度。在I2C总线中，负载的标称电流源的容量是3mA，总线电容最大为400pF，结果，总线速度必须小于每秒400kbit。

希望增加可以通过总线交换数据的速度。在原理上，这可以通过增加负载电路的电流源的容量来实现。

然而，现有的集成电路具有一个大的基底，其能够连接一种I2C总线，所述I2C总线被设计能够利用现有的3mA的电流源容量驱动总线导体的电位成为相对于负载的一个相关的逻辑值，但是不能利用大大增加的电流源的容量驱动负载。如果只使用具有增加的电流源容量的负载和能够驱动这种负载的新的站，则新的站将不能和来自现有基底的集成电路协同操作。

本发明的一个目的在于提供一种具有和多个站相连的总线的电子装置，其能够以可以和例如被设计用于较慢的总线的较慢的站的判优要求兼容的方式以增加的速度进行数据通信。

按照本发明的电子装置在权利要求1中提出了。按照本发明，和总线导体相连的负载电路的电流源的容量当检测到一个站在布线逻辑判优中获胜时被增加。

因而，通过总线导体进行通信的速度，当一个站是能够利用增加的电流源容量驱动负载的站时，或者当一个站表示它将使总线导体被另一个能够利用增加的电流源的容量驱动负载的站驱动时，可以被增加。在另一方面，它仍然能够和具有现有的基底的不能用增加的电流源容量驱动负载的站一道进行判优。当这种站和总线导体相连，并且判优获胜时，电流源的容量不被增加。

最好在完成数据通信时，负载电路的电流源容量被减少到其原来的值，使得在完成数据通信之后，导体可以立即用于所有的站的判优。

最好是，该电子装置增加电流源的容量与否是在判优获胜的站是能够利用增加的电流源容量驱动负载的站还是不能进行所述驱动的站的控制下进行的。因而，具有现有的基底的不能驱动增加的负载的站仍然可以通过总线进行数据通信。

在本发明的一个实施例中，每个能够参与判优并利用增加的电流源容量驱动负载的站包含其自身的可转换的负载电路。这种站当检测到其判优获胜并且想要进行高速通信时把负载电路和增加的电流源容量接通。

因而不需要包括不依赖于具有增加的对总线导体的电流源的能力的站的负载电路。与此同时，避免了一个以上的负载电路被转换到增加的电流源容量状态，使得站不能驱动这些负载电路的组合。

I2C总线具有两个总线导体，一个用于时钟信号，一个用于数据信号。被提供给数据信号导体的数据的改变只在时钟信号导体上时钟信号的一个周期的时序间隔实现。因而，在数据信号导体上对高速的需要小于在时钟信号导体上对高速的需要。

相应地，在本发明的另一个实施例中，只有和时钟信号导体相连的负载电路才被转换到增加的电流源状态；在整个通信期间，和数据信号导体相连的负载电路被保持在其原有的电流源状态，而不管判优是否结束。因而，不需要用于数据信号导体的大的驱动晶体管。