[发明专利]精减指令集计算机处理器

说明书

交换设备中的多层复用交换程序，或数据协议需要各自满足其应用目的的组件。例如纯逻辑电路或为复用所确定的集成电路或精减指令集计算机(RISC)处理器被布置在这些组件上。对在交换设备中，特别在接口组件中出现的交换程序或将要执行的数据协议提出更为严格的涉及失效安全的要求。

已知的RISC处理器的缺点在于，由于外部影响或程序错误，在程序运行时出现错误，在这些情况下处理器在程序循环中闭锁。

除了上述缺点，高处理速度时，常规RISC处理器中的正常中断控制限制了其使用。

本发明的任务在于提供一种RISC处理器结构以及一种方法，由此有可能防止处理器闭锁。

借助权利要求1和7的特征该任务得以实现。

本发明提供的优点在于，在程序运行过程中，RISC处理器的运行不持续的闭锁是可能的，因为在某一干扰后，由任一程序地址跳回到初始状态。

本发明提供的优点在于借助实施任务和功能栈指令序列可被可靠并快速地执行。

本发明其它有利的扩展在从属权利要求中给出。

借助附图参照实施例，通过下面详细的描述本发明其它的特征显而易见。

其中：

图1示出一种RISC处理器的结构，

图2示出一种软件结构，以及

图3示出一种顺序控制器的结构。

图1示意性示出一RISC处理器的结构。该图给出了主要以流水线(Pipeline)设置的RISC处理器的部件。这些部件为，例如顺序控制器SC，功能栈FS和任务栈TS，指令译码器ID，寄存器读单元RR，执行单元E，数据传送单元DT，寄存器写单元RW，输入和输出单元I/O以及寄存器文件RF。顺序控制器SC主要为指令译码器ID提供地址，以便从操作码存储器读取指令码。操作码存储器例如设置在ROM存储器部件的一个区域内。在指令译码器ID中，由指令码形成的命令CMD1，CMD2，…，CMDn用于图1所示的RISC处理器各个设置在流水线中的单元。然后命令CMDn由指令译码器ID向左和向右发送至分别设置在流水线中的处理单元。对于这些处理单元RR，E，DT，RW或SC中的每一个，为此制定命令字段。走向右侧，例如，用于寄存器读单元RR，执行单元E，数据传送单元DT和寄存器写单元RW的命令字段，而向左侧发送用于直接转移指令的命令字段。直接转移指令在时钟周期内由指令译码器ID和顺序控制器SC执行。直接(绝对)转移指令无延迟地实行。这对于程序结构特别有利，在程序结构中任务和功能借助转移指令经表格实现。通过寄存器读单元RR，从寄存器文件RF中读取命令并发送至执行单元E。从寄存器文件RF读取的数据是进入寄存器SCR和进入寄存器AluSrc1，AluSrc2(两个操作数)的数据。在执行单元E中，所有的算术和逻辑指令均被执行，即所有的加法和减法指令以及所有的逻辑运算。

转移被表示在指令译码器ID的命令CMD中。在这种情况下，对命令CMD0，CMD1，CMD2等等加以区别。此外，还有用于在程序内用于分支的地址确定的另一方案(间接转移)。在该方案中，处理器程序中的分支经相对转移地址(rel.Jump)执行。在这种情况下，新地址由执行单元E形成并经电流信号传输至顺序控制器SC。该转移(相对地址)不在指令译码器ID中编码，而首先在执行单元E中确定。

存在用于填充任务栈TS的命令，并且借助该命令在时钟周期中实现至绝对地址的转移指令，和随后的执行地址进入任务栈TS。

为此的等效移出命令为后继(Next)指令。使用后继指令，经指令译码器ID将命令送给顺序控制器SC，它确保新程序地址由存放在任务栈TS的地址形成。

存在用于填充功能栈FS的命令，并且借助该命令在时钟周期中实现至绝对地址的转移指令NEXT，同时将随后的执行地址存放在功能栈FS。

为此的等效移出命令为返回指令。使用返回指令，借助指令译码器ID将命令送给顺序控制器SC，它确保新程序地址由存放在功能栈FS的地址形成。

在该实施例中，子程序嵌套被限制为2(任务，调用)(见图2)。另一嵌套级可通过附加栈，调用指令和返回指令实现。