[发明专利]不可预测的微处理器或微型计算机

权利要求书

1．一种不可预测的微处理器或微型计算机，包括一个处理器(1)、一个第一工作存储器(51)、一个包含一个操作系统、一个主程序(P1)和一个第二程序(P2)的主存储器(6)，其特征在于它还包括：

一个第二工作存储器(52)；

切换装置，当程序运行时它使得有可能从使用其两个工作存储器(51,52)中的一个切换到使用另一个工作存储器，而同时保存它们的内容；

这些切换装置包括至少一个用于存储在主存储器中的程序的操作上下文的寄存器组(54)，和一个用于使能其中一个工作存储器的切换电路(53)，和与每个存储器(51,52,6)相关并被所述切换电路(53)所控制的访问寄存器(A1-A3)(D1-D3)。

2．根据权利要求1所述的不可预测的微处理器或微型计算机，其特征在于它具有一个用于存储第二程序操作上下文的第二寄存器组(55)。

3．根据前述任一项权利要求所述的不可预测的微处理器或微型计算机，其特征在于它包括用于从一个等时时钟解相关该程序的运行的装置(R1,R2,R3)。

4．根据前述任一项权利要求所述的微处理器或微型计算机，其特征在于主程序通过加载该电路(53)使能或禁止切换机制或各机制，用于切换和使能工作存储器(51,52)和与各工作存储器(51,52)分别相关的存储寄存器组(54,55)。

5．根据前述任一项权利要求所述的不可预测的微处理器或微型计算机，其特征在于在使用中工作存储器(51)和它的访问寄存器(A2,D2)通过一个主程序可替换为第二工作存储器(52)和它的访问寄存器(A3,D3)。

6．根据权利要求3所述的不可预测的微处理器或微型计算机，其特征在于该解相关装置包括一个随机数发生器(2)，它使得有可能通过中断电路(4)触发一个随机中断，用于通过随机跳转到第二程序(P2)解同步在处理器中程序的运行。

7．根据权利要求4或6所述的微处理器或微型计算机，其特征在于该解相关装置包括一个独立于处理器(1)的计时系统(R3)，它使得在计时后触发一个用于从第二程序返回到主程序的中断成为可能。

8．根据权利要求4,6或7或它们的组合所述的不可预测的微处理器或微型计算机，其特征在于用于切换工作存储器的装置(53,54,55,A2,A3,D2,D3)是由该处理器和它的程序、由随机中断系统(2,4),由一个定时器(R3)或由三者中至少两个的任意组合所控制。

9．根据前述任一项权利要求或它们的组合所述的不可预测的微处理器或微型计算机，其特征在于用于切换工作存储器的装置(53,54,55,A2,A3,D2,D3)通过处理器(1)运行一个主程序序列被加载而使其使能。

10．根据前述任一项权利要求所述的不可预测的微处理器或微型计算机，其特征在于第二程序(P2)使用一个与在主存储器(6)中的主程序(P1)相同的工作空间。

11．根据权利要求1至9任一项所述的不可预测的微处理器或微型计算机，其特征在于第二程序(P2)使用一个比主程序所用的工作空间更小的工作空间。

12．根据前述任一项权利要求所述的不可预测的微处理器或微型计算机，其特征在于在来自微处理器的一条指令的执行周期内，该切换装置进行所述存储器(51,52,53,54,55,A2,A3,D2,D3)和相关上下文的替换。

13．根据前述任一项权利要求所述的不可预测的微处理或微型计算机，其特征在于第二程序(P2)不修改主程序(P1)的全部操作上下文以便使得主程序返回无需重建其上下文。

14．根据权利要求13所述的不可预测的微处理器或微型计算机，其特征在于在返回控制到主程序(P1)前主程序(P1)的上下文或者由第二程序(P2)自动重建或者由切换装置(53)自动重建。

15．根据前述任一项权利要求所述的不可预测的微处理器或微型计算机，其特征在于它包括用第二程序(P2)的存储器替代主程序(P1)的存储器的装置。