[发明专利]指令控制延时方法及其装置

说明书

本发明涉及计算机体系结构、计算机指令系统及其译码控制领域，特别涉及指令串并行编码控制方法、以及一种实现指令控制操作延时的方法及其装置。

当今的计算机系统在程序设计中使用指令编程时，对所有问题(包括存在相关关系的串行问题和不存在相关关系的并行问题)均采用程序流设计方法处理。这种方法本质是通过程序设计过程来实现各种功能，由此增加了系统的软件开销、降低了计算机硬件的执行效率。

另一种方法是在硬件系统中对存在相关关系的问题采取预测技术、乱序技术等加以控制和处理，对无相关关系的问题采用超标量技术或微码技术并行处理。由此产生电路规模增大，译码技术复杂，译码延时长等问题。如《POWER PC概念、体系结构于设计》(周长春等译电子工业出版社)第20页所描述的那样，RSIC体系译码电路占总规模的10％，CISC体系译码电路占总电路规模的50％以上。

还有一种方法是超长指令字(VLIW)方法。该方法将串行操作和并行操作按照操作执行的先后顺序排列在超长指令字中，串行执行的操作顺序排列在一个指令字序列中，并行执行的操作并行排列在一个指令字中。这种方法的问题是在执行串行操作的指令中，很多指令段空闲，而在执行并行操作的指令字中，指令段非常饱满，即使实际问题求解过程存在更大的并行性，但由于指令宽度的限制，有些并行操作也不能排在一条指令中，结果增加了实现一个程序的指令条数，使系统的效率降低。另外，由于超长指令字方法完全是通过优化编译器将一个不能反映问题求解过程的串并行特性的串行指令流转换成为一个试图实现并行控制的超长指令字流，因此硬件资源的利用率很大程度上依赖于优化编译器的好坏，这种对于优化编译器过强的依赖性束缚了VLIW体系的发展和应用。

本发明的目的是：针对实际问题求解过程的串并行模式(即：相关问题的串行求解与不相关问题的并行求解共存的问题求解模式)，利用一种操作延时控制指令格式，通过编码的方法，在不增加机器总线宽度、不增加每条指令的执行时间和译码控制电路延时的前提下，增加操作的吞吐量，减少实现一个程序的指令数，从而提高机器执行效率。

本发明揭示了一种以简单的硬件电路直接支持操作延时控制指令体系对数据无关操作的并行进行重新标识的控制装置及其方法，利用该控制装置及其方法使硬件复杂度大大降低，从而达到减少电路规模、减少译码时间，提高执行效率的目的。

本发明还发现了一种将超过机器总线宽度的可并行操作经操作延时控制指令体系的标识、控制形成具有更高语义层次和简单语用语法关系的宏观并行操作关系方法，即利用操作延时控制指令来控制编码实现超过机器总线宽度的可并行操作的重组，直接为用户提供能够充分发挥硬件并行性的高层语义的编码，减少体系对于编译器的依赖程度，提高系统的可实用性。

一种指令控制延时的方法，其特征在于，该方法包括以下步骤：一个指令编码步骤，用于设计操作延时控制指令的指令编码，操作延时控制指令编码包括：指令格式控制域编码、指令段格式控制域编码、指令段计时延时控制域编码或指令段条件延时域控制编码、和多个指令段编码，每个指令段编码是在所述指令格式控制域编码和所述指令段格式控制域编码约束下对应于功能部件的操作域编码；一个操作延时控制指令接收步骤，接收所述操作延时控制指令编码；一个格式译码步骤，用于对所述操作延时控制指令中的所述指令格式控制域编码和所述指令段格式控制域编码进行译码，并从该操作延时控制指令中剥离出各个操作域编码、及所述指令段计时延时控制域编码或所述指令段条件延时控制域编码；一个延时编码标识步骤，用于根据所述指令段计时延时控制域编码或所述指令段条件延时控制域编码将被延时的操作域编码存贮在操作域延时编码队列中、并控制该操作域延时编码的计时延时标识或条件延时标识状态更新；一个延时重组步骤，用于针对各个操作域将存贮在操作域延时编码队列中的延时编码与从外部输入的同一操作域的编码实行延时重组，产生各个操作域的当周期执行的编码及其使能信号；以及，一个输出步骤，用于输出经延时重组的各个操作域的编码及其使能信号。