[发明专利]具有单缓冲器和双缓冲器能力的时分复用开关

说明书

本发明涉及一种具有大规模数字交换设备的时分复用开关，其兼容需要大量时隙的综合业务数字网(ISDN)终端和公共电话终端。

在一数字交换设备中，关于一话音路径的时分复用数字信号(脉冲码调制信号)是在一时间基础上转换的。

时分复用开关还提供在数字交换设备的数据高速通路上。该时分复用开关被分成单缓冲器类型和双缓冲器类型两种。

现有技术的单缓冲器类型时分复用开关是由一单话音路径寄存器、一针对话音路径寄存器完成连续写操作的写地址计数器、一针对话音路径寄存器完成随机读操作的控制寄存器所构成的。后面会对此作详细解释。

在现有技术的单缓冲器类型时分复用开关中，尽管话音数据的延迟时间很小，但由于对话音路径寄存器的读操作是由控制寄存器的读地址所随机执行的，因此，几乎不可能在帧间维持时隙序列完整性。尤其是当要求一序列帧的数据被传送时，错误的数据有可能被传送。

现有技术的双缓冲器类型时分复用开关除了单缓冲器类型时分复用开关所包含的元件外，还包括一附加话音路径寄存器和一个复用器。也就是说，写操作是对两个话音路径寄存器之一进行，而读操作是通过复用器的选择而对另一话音路径寄存器进行的。

可是，在现有技术的双缓冲器类型时分复用开关中，通过话音路径寄存器的数据延迟时间很大，例如，对一帧是125μs，对两帧是250μs。也就是说，在双缓冲器类型时分复用开关中的延迟时间是单缓冲器类型时分复用开关中的两倍。

本发明目的是要提供一种时分复用开关，使之具有对诸如话音的数据减少延迟时间和维持帧间数据的时隙序列完整性。

根据本发明，在时分复用开关中，包括第一和第二话音路径寄存器、用于连续产生写地址并将之传送给第一和第二话音路径寄存器的写地址寄存器、用于随机产生读地址并将之传送给第一和第二话音路径寄存器的控制寄存器，和一个在第一状态对第一和第二话音路径寄存器进行操作、在第二状态仅对第一话音路径寄存器进行操作的控制电路。

通过以下的论述、与现有技术的比较和参照附图，本发明将更清楚地被理解。其中：

图1A是一个现有技术的单缓冲器类型时分复用开关；

图1B是解释图1A所示单缓冲器类型时分复用开关操作的方块图；

图2A是一个现有技术的双缓冲器类型时分复用开关；

图2B和2C解释图2A所示双缓冲器类型时分复用开关操作的方块图；

图3是根据本发明的时分复用开关第一个实施例的主电路块图；

图4是根据本发明的时分复用开关第二个实施例的主电路块图；

图5是根据本发明的时分复用开关第三个实施例的主电路块图；而

图6是根据本发明的时分复用开关第四个实施例的主电路块图。

在对优选实施例进行描述之前，首先参照图1A、1B、2A和2B对现有技术的时分复用开关进行解释。

在演示现有技术单缓冲器类型时分复用开关的图1A中，参考数字1表示一话音路径寄存器(SPM)，用于在一输入数据高速通路中输入数字数据IN和在一输出数据高速通路中输出数字数据OUT。

当写地址计数器2提供给话音路径寄存器1的输入端W_odd一个写地址WA时，数字数据IN的每一信道都被写入话音路径寄存器1的相应位中。因此，在话音路径寄存器中产生一连续写操作。例如，数字数据IN在输入数据高速通路上，其中每一信道均由8位的数据和一个校验位形成的“n”信道被复用为具有125微秒的一帧。因此，数字数据IN的每一信道数据被顺序写入话音路径寄存器中指定地址为“0”，“1”,…“n-1”的位置。

另一方面，读地址计数器3产生一个连续的读地址RA1，并将之传送给控制寄存器4，而控制寄存器4根据内容将此连续的读地址RA1转换成随机的读地址RA2。因此，在话音路径寄存器1中产生一个随机的读操作。

更详细地，在控制寄存器4中，由中央处理单元(CPU)预先写入一个输入时隙和输出时隙的关系量。也就是说，当CPU向控制寄存器4提供一个写地址WA0时，相应地有一个读地址RA0被写入控制寄存器4中由写地址WA0所指定的位置。因此，当读地址计数器3向控制寄存器4提供一个读地址RA1，而控制寄存器4向输入终端R_add提供一个读地址RA2时，从话音路径寄存器1中相应位置的数据就被读到输出数据高速通路上。

因此，一序列的“n”输入信道能被转换成一序列的“n”输出信道。