[发明专利]带有冗余电路的半导体存储器

说明书

本发明涉及一种半导体存储器，特别是涉及一种带有冗余电路并能够执行对该冗余电路的初始检测的半导体存储器。

随着近年来半导体存储器小型化、高度集成化、容量扩大的发展趋势，要获得无瑕疵的半导体存储器十分困难。也就是说，几乎所有的半导体存储器中都存在着有瑕疵的存储单元、有瑕疵的字线或位线。为了把这种带有瑕疵的半导体存储器修整为一个可以接受的半导体存储器，通常在该半导体存储器中提供一个冗余电路。

现有的用于修补带有冗余电路的半导体中的瑕疵的方法为一种利用熔丝进行半导体电路修补的方法。也就是说，通过检测半导体的存储单元阵列来查找存在瑕疵的单元地址，当把瑕疵所在的地址输入后，在冗余地址编程电路中的熔丝被熔断，这样冗余的存储单元就被选中并使用。但是，在这种冗余系统中，除非把熔丝熔断否则可能选中该冗余电路。也就是说，不可能预先检测该冗余存储单元阵列。因此，只有在瑕疵的单元阵列被冗余存储单元阵列所取代之后才可能检测到该冗余存储单元阵列。因此，当在该已替换的冗余存储单元中发现瑕疵之后，则必须用另一个冗余电路替换该有瑕疵的电路，这样做效率很低。考虑到提高效率，现在已有一种在冗余地址编程电路中的熔丝被熔断之前能够预先检测冗余存储单元阵列的方法(例如在日本特许公开平5-32697中公开的技术)在这种现有的方法中，可以通过在除了提供用于编程使得冗余存储单元阵列被选中和使用的熔丝以外，再另外提供一条用于冗余电路检测的熔丝和一个门电路。

但是，在日本特许公开平5-36297中公开的方法中，必须另外提供一条熔丝和一个门电路等，这样在每个冗余地址编程电路中增加了芯片的面积。因此，人们迫切地需要一种具有较小芯片面积且带有可被预先检测的冗余电路的半导体存储器。

本发明的目的之一在于提供一种能预先对冗余电路进行检测又不会增加芯片面积的半导体存储器。

根据本发明的半导体存储器其特点是其中包括一个冗余地址编程电路，对该电路进行编程，使得当用于选中有瑕疵的存储单元的地址输入存储器以产生冗余选择信号时，冗余存储单元就被选中，和一个用于接收冗余电路检测模式信号的电路，该信号在冗余地址编程电路被编程之前的一个冗余存储单元阵列检测中变为有效，该电路在冗余电路检测模式信号有效时，产生作为冗余存储单元地址的一部分的输入地址的部分地址位，而在冗余电路检测模式信号无效时，产生作为冗余存储器单元地址的一部分的冗余选择信号。

根据本发明的半导体存储器，由于不必在每个冗余地址编程电路中提供用于冗余电路检测的电路，因此可以制成一种在熔丝被熔断之前就能检测冗余存储单元的小型电路器件。

在如下结合附图的说明中，本发明的上述目的、优点及特点将更加清楚明白。

图1为本发明第一实施例的结构框图；

图2为本发明第一实施例的一个冗余地址编程电路的电路图；

图3为本发明第一和第二实施例中的一个模块控制电路的电路图；

图4(a)为本发明第一实施例的一个冗余主行编码器的电路图；

图4(b)为本发明第一实施例的一个冗余主行编码器的信号对应表；

图5为本发明第一实施例的一个子行解码器的电路图；

图6为本发明第一实施例的一个冗余子字线驱动器的电路图；

图7为本发明第一实施例的另一种冗余主行编码器的电路图；

图8为一展示本发明第二实施例结构的框图；

图9为展示本发明第二实施例的冗余地址编程电路的电路图；

图10(a)为本发明第二实施例中冗余主行编码器的电路图；

图10(b)为本发明第二实施例中冗余主行编码器的信号对应表；

图11(a)为本发明第二实施例冗余子行编码器的电路图；

图11(b)为本发明第二实施例冗余子行编码器的信号对应表；

图12为本发明第二实施例冗余子行解码器的电路图；

图13为本发明第二实施例的另一种冗余子字线驱动器的电路图；

图14为本发明第二实施例的另一种冗余主行编码器的电路图；

图15为本发明第一和第二实施例的一个子字线驱动器的电路图；

下面参照图1至7和图15说明本发明的第一实施例。在图1中展示出本发明第一实施例的结构的框图，其中四个冗余地址编程电路400至403用于修复有瑕疵的存储单元阵列模块100至103。也就是说，把冗余地址编程电路进行编程，使得当在任何一个存储阵列模块100至103中发现有瑕疵时，则根据存在瑕疵单元的地址选中其中一个冗余存储单元阵列200至203。