[发明专利]半导体器件的制造方法

说明书

本发明涉及制造半导体器件的制造方法，该器件使用含非晶碳化氟的膜作为布线时的层间绝缘膜。本申请基于日本专利申请平9-150408，此处引入其内容作为参考。

最近，在提高半导体器件的集成度的同时，要求其具有减小的尺寸和高速性能。因此，根据规定的设计规则(此后，简单称为0.25μm设计规则)，要在硅衬底上形成尺寸小于0.25μm的部件。

为了实现半导体器件的小尺寸和高速性能，除了部件尺寸自身的精细结构之外，重要的是使用连接各部件的多层布线结构。为了实现布线的多层结构，需要用绝缘膜在布线之间提供隔离。

由于部件尺寸为精细结构，为了实现半导体器件的小尺寸化，布线尺寸和布线之间的间隔距离也应为精细结构。例如，在为目前制造提供最精细结构的0.35μm设计规则情况下，布线间距约为1.5μm。在“下一代”0.25μm设计规则情况下，布线间距在0.8μm到1.0μm之间，而在0.18μm设计规则情况下，需要的布线间距约在0.4μm到0.6μm之间。

由于布线尺寸和布线之间的间隔距离变小，所以布线电容变大。由此而来的问题(或缺点)是工作速度和电路的功耗变大。为解决此问题，对于布线的层间材料，需要使用比对应于氧化膜的常规材料有更低介电常数(电容率)的材料。

对于这种低电容率膜的候选材料，可以用碳和氟(此后称为“氟化非晶碳”)构成的绝缘膜。例如，日本专利特许公开5-74960(用“文章1”表示)公开了用上述有低介电常数的绝缘膜来制造半导体器件的常规制造方法的实例，所说低介电常数约为2.5。

下面参照图4A、图4B和图4C说明半导体器件的上述常规制造方法(此后简称为“常规实例1”)。

图4A、图4B和图4C是表示常规实例1的制造工艺顺序的工艺剖面图。

首先，如图4A所示，在硅衬底401上形成膜厚为1μm的由铝构成的第一布线层416。

接着，如图4B所示，常规实例1进行用C₂F₄作为源气体的等离子体聚合，以淀积氟化非晶碳材料408，形成1μm厚的层。在流量为250sccm、压力为0.1Torr、功率为300W、时间为10分钟的条件下完成上述等离子体聚合。

然后，如图4C所示，常规实例1进行光刻方法，以在氟化非晶碳层408中形成VIA孔409，同时用铝形成将要构图的第二布线层420。在上述条件下，形成介电常数为2.4的氟化非晶碳408。

但是，根据上述半导体器件的常规制造方法，在氧化膜上形成氟化非晶碳层时，问题是粘附性不够好，所以层容易剥落。上述文章1没有提供解决该问题的说明。文章1仅仅说明了在硅衬底上形成氟化非晶碳的实例。

本发明的目的是改进形成在氧化膜上的氟化非晶碳的粘附性，后面将作说明。换句话说，本发明提出一种半导体器件的新的制造方法，通过在铝腐蚀时，改造作为底层的氧化膜的表面来实现上述目的。

下面说明设计用来实现改造氧化膜表面的常规实例。

首先，日本专利特许公开2-278731(用“文章2”表示)公开了半导体器件常规制造方法的一个实例(此后称为“常规实例2”)，所提供的方法包括下面步骤：

进行干法刻蚀以对Al膜进行构图，形成Al布线。构图后，用干法刻蚀方法或湿法腐蚀方法清洗Al膜表面。这样可以避免由于Al膜表面存在的残余气体离子而导致VIA孔处接触电阻的增加。

下面参照工艺剖面图5A到图5E来说明上述常规实例2的内容。

首先，如图5A所示，在半导体衬底501上先后形成铝504(对应第一布线层)和硅膜511(用来抗反射)。

接着，如图5B所示，用光刻胶506覆盖图5A所示的半导体器件，并用掩模选择曝光。用铝的腐蚀气体，选择腐蚀硅膜511和铝部分504。

然后，如图5C所示，剥落光刻胶506。然后，用硅膜的腐蚀气体进行腐蚀，去除硅膜511。

如图5D所示，残余气体离子513残留在铝504上。所以用Ar等惰性气体514进行等离子体腐蚀方法，去除残余气体离子513。

接着，如图5E所示，进行等离子体CVD方法(这里“CVD”为“化学汽相淀积”的简写)，形成SiNx膜515。另外，在SiNx膜515中形成VIA孔509。再后，在SiNx膜515上用铝形成第二布线层516，使之与VIA孔509接触。

下面说明日本专利特许公开63-287036(用“文章3”表示)公开的半导体器件的制造方法的另一个实例(此后称为“常规实例3”)，下面参照工艺剖面图6A到图6D来说明常规实例3的内容。