[发明专利]产生特定频率的时钟信号的方法和设备

说明书

本发明涉及电子时钟电路。尤其涉及产生频率为振荡器频率除以一个分数的时钟信号的方法和设备。

便携式电子装置，如膝上式计算机通常与外围装置和其他计算机共享数据。共享数据的一种方式是经过连接两个装置的一条电缆。这是麻烦的而且有时是不可能的。红外数据协会(IRDA)建立了使用红外串行数据作为通讯的无线手段的标准。初始的IRDA标准基于标准的个人计算机串行端口。一个附加的IRDA标准包括对于接口的一个每秒1.152兆比特和一个每秒4兆比特模式。在实施IRDA标准中，最好以一个单个的系统时钟，如32MHz时钟实现所有的计时标准。然而，现有技术不能通过从一个单个的32MHz时钟分频输入的信号来产生具有所有相应于IRDA标准的频率的时钟信号，因为32MHz不能由相应于IRDA标准的频率均匀地分频。

公共串行端口数据传输速度是每秒9600位的倍数。一个3.6864MHz的时钟频率一般用作为数据传输的基本频率。通过使用一个频率等于基本频率的时钟电路和一个分频电路确定数据速率。一般地，使用基本时钟频率的倍数作为一个采样时钟以计算装置之间的相位、抖动和频率变化。

对于一个IRDA每秒4兆比特的通讯接口，频率和抖动容限是很小的。因此，必须使用一个准确的比特率倍数的采样频率。为了具有每位时间至少四个采样，用于一个每秒4兆比特系统的最小时钟频率是32MHz。

IRDA每秒1.152兆比特标准使用一个在2K字节(或更少)帧长度内的不归零编码。零插入技术保证了一个可检测脉冲以至少每五个位时间传送。这使得可能使用一个32MHz采样时钟创建一个接收机电路，因为零插入保证了重新同步周期性地进行。然而，基于32MHz时钟的传送是不可能的，因为累加的误码将在帧长度上发生并且违反了IRDA规定。

假定IRDA4兆比特接口要求在时钟电路上非常紧凑的容限，希望采用一个32MHz时钟使得使用最小可能的操作频率，减少开关电流和使用一个单个的同步时钟设计。

存在若干现有的单个时钟方法。然而它们具有要求高速系统时钟(例如48MHz或更高的时钟)的缺点，这导致了电磁兼容和传输效应问题。此外，现有的单个时钟方法具有依赖产生取决于帧长度的非零累积误码的缺点，随着帧长度的扩展这变得不可容忍。

本发明克服了上述现有技术的缺点，本发明的一个方面是用于响应来自振荡器的一系列周期性脉冲产生一个脉冲时钟信号的设备，该周期性脉冲具有一个振荡器频率，脉冲时钟信号具有一个等于振荡器频率除以一个带有分子和分母的分数的平均频率。该设备具有一个计数电路，该电路具有一个等于分子的第一数目的状态并且能够根据检测来自振荡器的每个周期性脉冲改变状态。一个响应计数电路的电路在第一数目的状态的预选的第二数目期间产生多个准周期性脉冲，该第二数目等于分母，准周期性脉冲具有一个等于振荡器频率除以该分数的平均频率。

另一方面，本发明包括一个第一计数单元，具有第一种多个状态，响应来自振荡器的振荡器输入和一个使能信号输入，用于产生第一种多个输出位，第一计数单元能够以第一预确定的序列不断地递增经过第一种多个状态。第二计数单元，具有第二数目的状态，响应来自振荡器的振荡器输入和一个复位信号输入。第二计数单元产生第二输出位并且能够以第二预确定的序列不断地递增经过第二种多个状态。第一计数单元响应第二计数单元的第二输出位并且第二计数单元的复位信号输入响应来自第一计数单元的第一种多个输出位中至少一个，使得当振荡器信号被确认和第二计数单元计数经过第二种多个状态中每一个时，或者当振荡器信号被确认和复位信号输入被确认以及第二计数单元已经递增经过第二种多个状态的一个预选择数目时，第二计数单元复位到初始状态。每当振荡器信号和使能信号输入被确认时第一计数单元递增。第一计数单元和第二计数单元相结合具有预确定的第三数目的状态。一个响应来自第一计数单元的第一种多个输出位和来自第二计数单元的第二输出位的电路在第三数目的状态的预选择子集期间确认准周期性脉冲信号，使得准周期性脉冲信号具有一个等于振荡器除以一个分数的平均频率。

本发明的另一个方面是响应来自振荡器的一系列周期性脉冲产生脉冲时钟信号的方法，周期性脉冲具有一个振荡器频率，脉冲时钟信号具有一个等于振荡器频率除以一个带有分子和分母的分数的频率。一个电路递增经过一个等于分子的第一数目的状态，每次递增发生在有来自振荡器的周期性脉冲时。在第一数目的状态的预选择第二数目期间产生多个准周期性脉冲，该第二数目等于分母，其中准周期性脉冲具有至少两个不同持续时间的周期并且平均频率等于振荡器频率除以该分数。