[发明专利]用于实现高速缓冲存储器流式存取的方法和设备

权利要求书

1.一种用于信息处理系统的仲裁电路，所述信息处理系统包括总线，所述信息处理系统还包括高速缓冲存储器和处理器，所述高速缓冲存储器和所述处理器被连接到所述总线上，所述仲裁电路包括：

连接到所述总线上的第一个电路设备，该第一个电路设备选择地用于提供表示所述信息处理系统计数状态的计数输出信号；

连接到所述总线上的第二个电路设备，该第二个电路设备选择地用于提供表示所述高速缓冲存储器流式存取状态的流式存取输出信号；及

连接到所述总线上的第三个电路设备，该第三个电路设备响应所述计数输出信号和流式存取输出信号以选择地提供数据总线许可信号，该数据总线许可信号被连接到所述高速缓冲存储器，所述高速缓冲存储器响应该数据总线许可信号以使高速缓冲存储器流式存取状态有效，所述高速缓冲存储器在所述流式存取状态中是有效的，以传送来自所述高速缓冲存储器的顺序信息而不必插入等待状态。

2.如权利要求1所述的仲裁电路，其特征在于所述第一个，第二个和第三个电路设备为状态机。

3.如权利要求1所述的仲裁电路，其特征在于所述第三个电路设备还选择性地用于提供控制状态输出信号，所述控制状态输出信号被应用于第一个电路设备的输入端。

4.如权利要求1所述的仲裁电路，其特征在于所述第三个电路设备还被选择性地用于提供总线状态输出信号，所述总线状态输出信号被应用于第二个电路设备的输入端。

5.一个信息处理系统包括：

一台处理器设备；

一种连接到所述处理器设备上的总线系统；

一种连接到所述总线系统上的高速缓冲存储器；及

一种连接到所述总线系统上的仲裁电路，所述仲裁电路还包括：

连接到所述总线上的第一个电路设备，所述第一个电路设备被选择地用于提供表示所述信息处理系统计数状态的计数输出信号；

连接到所述总线上的第二个电路设备，所述第二个电路设备被选择性地用于提供表示所述高速缓冲存储器流式存取状态的流式存取输出信号；及

连接到所述总线上的第三个电路设备，所述第三个电路设备响应所述计数输出信号和流式存取输出信号以选择地提供数据总线许可信号，所述数据总线许可信号被连接到所述高速缓冲存储器，所述高速缓冲存储器响应所述数据总线许可信号以使高速缓冲存储器流式存取状态有效，所述高速缓冲存储器在流式存取状态中是有效的，以传送来自高速缓冲存储器的顺序信息而不必插入等待状态。

6.如权利要求5所述的仲裁电路，其特征在于上述第一个，第二个和第三个电路设备均为状态机。

7.如权利要求5所述的仲裁电路，其特征在于所述第三个电路设备还被选择性地用于提供控制状态输出信号，所述控制状态输出信号被应用于第一个电路设备的输入端。

8.如权利要求5所述的仲裁电路，其特征在于所述第三个电路设备还被选择性地用于提供总线状态输出信号，所述总线状态输出信号被应用于第二个电路设备的输入端。

9.一种方法包括：

完成从高速缓冲存储器到数据请求设备的第一个数据块的第一次传送以响应第一个数据请求；

判定紧接着所述第一个数据请求的所述请求设备的第二个数据请求所请求的第二数据块是否在所述高速缓冲存储器中；

完成从所述高速缓冲存储器到所述数据请求设备的第二个数据块的第二次传送以响应数据的第二个请求；及

定时第二个数据块的第二次传送以使之接着所述第一个数据块的所述第一次传送开始进行而不引起所述第一次和所述第二次传送间的任何等待状态。