[发明专利]运算装置

说明书

本发明涉及运算装置，更详细地说，涉及计算两个积之和的运算装置。

在具有三维图形处理功能的帧缓冲存储器中，设有混和单元，为显示画面中近前侧的透明物体，混和单元将透明物体的彩色数据与位于画面内侧的物体的彩色数据相混和。例如在Silicon.图形公司提供的开放式图形库(Open GL)中，将源数据(为表示位于画面近前侧的透明物体而从外部提供的一个新的彩色数据)表示为SRC、将此源数据的混和系数表示为FSRC、将目标数据(已经存在于帧缓冲存储器内、表示画面中内侧物体的旧彩色数据)表示为DST、将目标数据的混和系数表示为FDST、则在帧缓冲存储器中新存储的混和数据BLEND可表示为下式(1)

BLEND＝SRC×FSRC+DST×FDST  ……(1)

为了进行上述(1)式所表达的运算，一般，混和单元需要具备2个乘法器和一个加法器。例如，当采用华莱士(Wallace)方式的乘法器(华莱士树)时，因为需要2个乘法器树(加法器树)，所以，存在着混和单元体积大的问题。另外，因为需要进行最终相加，所以，还存在着运算速度慢的问题。

所以，本发明是为解决上述问题而提案的，其目的在于提供一种体积更小、运算速度更快的运算装置。

本发明第一方面所涉及的运算装置是计算m位第一乘数与n位第一被乘数的积加上m位第二乘数与n位第二被乘数的积所得之和的运算装置，它包括第一加法装置、m个选择装置和加法器树。第一加法装置将第一被乘数与第二被乘数相加。m个选择装置根据第一和第二乘数的对应位，选择第1被乘数、第2被乘数、由第一加法装置计算出的第1与第2被乘数的和以及0中的一个，生成部分积。加法器树将从m个选择装置来的m个部分积每个移动一位，并计算移位后的部分积之和。

本发明第2方面所涉及的运算装置在第一方面的构成基础上，m个选择装置中的每一个装置又包括n个选择器。这n个选择器可以进行以下选择：当第1乘数与第2乘数的对应位两者都为1时，选择第1与第2被乘数之和的对应位；当第1乘数的对应位为1而第2乘数的对应位为0时，选择第1被乘数的对应位；当第1乘数的对应位为0而第2乘数的对应位为1时，选择第2被乘数的对应值；当第1和第2乘数的对应位都为0时，则选择0。

本发明第3方面所涉及的运算装置在第2方面的构成基础上，加法器树又包括阵列状排列的多个加法器。各多个加法器都包括：进位输入，与对于第1和第2乘数的位较该加法器低一位的n个加法器中对应的一个加法器的进位输出相连；第1数据输入，与n个选择器中对应的一个选择器的输出相连；第2数据输入，与对于第1和第2被乘数的位较对应的一个加法器高一位的加法器的数据输出相连；数据输出；以及进位输出。

本发明第4方面所涉及的运算装置在第1-3方面的任何一个的构成基础上，又包括反演装置和第2加法装置。反演装置把m个部分积的最高位反演。第2加法装置在根据m个部分积中的第1和第2乘数的最低位生成的部分积的最高位和比根据第1和第2乘数最高位生成的部分积的最高位高一位的位上分别加1。

本发明第5方面的运算装置在第1-第3方面的任何一个的构成基础上，又包括复位装置。复位装置将根据第1及第2乘数的高位生成的部分积的高位和根据第1及第2乘数的低位生成的部分积的低位屏蔽为零。

图1为表示使用了两个乘法器的典型混和运算装置的构成的概念图；

图2为用于说明先算出根据混和系数的同一位生成的两个部分积的方法的概念图；

图3为表示本发明的第一实施例的混和运算装置的构成的概念图；

图4为表示图3所示的混和运算装置的具体构成的方框图；

图5为表示图4所示半加法器的构成的电路图；

图6为表示图4所示全加法器的构成的电路图；

图7为表示图4所示的另一个全加法器的构成电路图；

图8为表示图4所示的另一个半加法器的构成的电路图；

图9为表示图4所示的再一个全加法器的构成的电路图；

图10为表示图4所示的又一个全加法器的构成的电路图；

图11为表示图4所示的又再一个全加法器的构成的电路图；

图12为表示图5所示的“异”门的构成的电路图；

图13为表示图6所示“同”门的构成的电路图；

图14为表示图5所示多路转换器的构成的电路图；

图15为表示当源数据或目标数据为负时部分积的构成的概念图；

图16为表示在本发明第2实施例的混和装置中生成的部分积的构成的概念图；

图17为表示图16所示混和运算装置的具体构成的方框图；